[发明专利]用于使用感测电路执行逻辑运算的设备及方法有效
| 申请号： | 201480011890.4 | 申请日： | 2014-02-20 |
| 公开（公告）号： | CN105027212B | 公开（公告）日： | 2017-01-18 |
| 发明（设计）人： | 特洛伊·A·曼宁 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G06F9/34 | 分类号： | G06F9/34;G11C7/06 |
| 代理公司： | 北京律盟知识产权代理有限责任公司11287 | 代理人： | 路勇 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明包含与使用感测电路执行逻辑运算有关的设备及方法。实例性设备包括存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路经配置以使用存储于耦合到感测线的第一存储器单元中的数据值作为第一输入及使用存储于耦合到所述感测线的第二存储器单元中的数据值作为第二输入来执行逻辑运算。所述感测电路经配置以在不经由感测线地址存取传送数据的情况下执行所述逻辑运算。 | ||
| 搜索关键词： | 用于 使用 电路 执行 逻辑运算 设备 方法 | ||
【主权项】：
一种用于执行逻辑运算的设备，其包括：存储器单元阵列，其耦合到感测电路；及控制器，其经配置以控制所述感测电路以：使用存储于耦合到感测线的第一存储器单元中的数据值作为第一输入及使用存储于耦合到所述感测线的第二存储器单元中的数据值作为第二输入来执行逻辑运算；且其中所述设备经配置以在不经由感测线地址存取传送数据的情况下执行所述逻辑运算；且其中所述设备经配置以在不经由感测线地址存取传送数据的情况下将所述逻辑运算的结果存储于所述第一存储器单元、所述第二存储器单元及第三存储器单元中的至少一者中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480011890.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种统一染色器阵列多warp取指电路-201611139580.8
- 魏艳艳;田泽;牛少平;任向隆;王宣明;韩一鹏 - 中国航空工业集团公司西安航空计算技术研究所
- 2016-12-12 - 2019-05-21 - G06F9/34
- 本发明属于集成电路技术领域，涉及一种统一染色器阵列多warp取指电路及方法。其中电路包括warp调度单元(1)、取指信息fifo(2)、外部的icache(3)及至少2个warp的pc地址计算单元(4)；每个pc地址计算单元对应1个warp。本发明能够实现多个warp取指令的过程，有效的隐藏存储器延迟，以提高统一染色器阵列的吞吐量。
- 用于使用图像识别布置图像的方法和设备-201410006807.6
- 陈炯周;李宰明;张喆皓 - 三星电子株式会社
- 2014-01-07 - 2018-09-21 - G06F9/34
- 公开了一种用于使用图像识别布置图像的方法和设备。所述方法包括如下操作：从原始图像识别与原始图像的至少一个局部区域相应的主体部分；剪切主体部分；在预定区域中显示主体部分。
- 用于从链式结构检索元素的装置和方法-201680070452.4
- O·本-琪琪;I·帕多 - 英特尔公司
- 2016-12-14 - 2018-07-17 - G06F9/34
- 描述了一种用于从链式结构检索元素的装置和方法。例如，装置的一个实施例包括：解码单元，用于对第一指令进行解码，所述第一指令用于利用当前地址值、末尾地址值和偏移；以及执行单元，用于执行所述第一指令以使所述执行单元将所述当前地址值与所述末尾地址值进行比较，所述执行单元用于：如果所述当前地址值等于所述末尾地址值，则对于所述第一指令不执行附加的操作；以及如果所述当前地址值不等于所述末尾地址值，则所述执行单元用于将所述偏移值加到所述当前地址值以标识元素结构内的下一地址指针，所述执行单元用于进一步将所述当前地址值设置为等于所述下一地址指针。
- 查找负数的方法、装置及处理器-201610184539.6
- 汪文祥;杨灿;邢金璋 - 龙芯中科技术有限公司
- 2016-03-28 - 2018-06-12 - G06F9/34
- 本发明提供一种查找负数的方法、装置及处理器，该方法包括：接收查找负数指令，其中，查找负数指令包括作为待处理的向量数据的第一操作数、作为查找顺序的第二操作数、作为待处理的向量数据中元素的存储宽度的第三操作数以及存储所查找的负数信息的目的地；解码查找负数指令、并根据查找负数指令查找获取待处理的向量数据中的负数信息；将负数信息存储在目的地中。在本发明中，根据查找负数指令中的操作数信息和目的地信息查找待处理的向量数据中的负数信息，并将查找到的负数信息存储在目的地中，从而提高了查找负数的效率，避免了现有技术中，CPU必须在内部存储器中逐条读取指令，才能实现对向量数据中负数的查找，导致查找负数效率低下的问题。
- 变量值存储方法、读取方法、操作执行方法及装置-201610670818.3
- 王海滨 - 法乐第（北京）网络科技有限公司
- 2016-08-15 - 2018-03-06 - G06F9/34
- 本申请公开了一种变量值存储方法，用以解决扭矩监控模块按照现有技术进行变量值读取，会导致读取到的变量值出现精度损失的问题。方法包括将浮点型的值，保存在整型变量对应的存储空间；根据所述存储空间的地址，确定整型指针变量的值，以便后续按照与浮点类型相匹配的读取方式，从所述整型指针变量的值对应的所述存储空间读取所述浮点型的值。本申请还公开了一种变量值读取方法和操作执行方法及装置。
- 一种虚拟化环境中的数据通信的方法、装置及处理器-201480001007.3
- 艾楚越;庞西豹 - 华为技术有限公司
- 2014-04-08 - 2018-02-13 - G06F9/34
- 本发明实施例公开了一种虚拟化环境中的数据通信的方法、装置及处理器，通过图形处理程序通过图形处理接口调用图形驱动的写入函数，调用过程中的函数记录在函数栈中，根据所述图形驱动的写入函数的入口地址和所述函数栈的层数，确定所述图形处理接口的写入函数的入口地址，从所述图形处理接口的写入函数的入口地址中读取所述图形处理程序的顶点缓存的偏移量及长度，从而确定图形处理程序在顶点缓存中修改的数据区域,所述修改的数据区域即为图形渲染所必需的数据，用户虚拟机仅将图形渲染必需的数据发送到渲染服务器，从而避免非必要数据的传输，降低用户虚拟机与渲染服务器之间的通信开销，加快了渲染服务器的渲染速度，从而提高GPU虚拟化技术中共享的效率和用户体验。
- 在计算机系统中维持操作数活性信息-201280048608.0
- M.K.格什温;V.萨拉普拉 - 国际商业机器公司
- 2012-09-24 - 2017-05-03 - G06F9/34
- 在对于运行程序的当前架构化的操作数进行上下文切换期间，维持操作数活性状态信息，当前操作数状态信息指示对应的当前操作数是否是对于由第一程序模块使用而言被使能或被禁止中的任一个，该第一程序模块包括用于禁止当前架构化的操作数的指令集架构（ISA）的机器指令，当前操作数被所述第一程序模块的机器指令访问，该访问包括使用当前操作数状态信息来确定之前存储的当前操作数值是否能够被该第一程序模块访问。
- 用于使用感测电路执行逻辑运算的设备及方法-201480011890.4
- 特洛伊·A·曼宁 - 美光科技公司
- 2014-02-20 - 2017-01-18 - G06F9/34
- 本发明包含与使用感测电路执行逻辑运算有关的设备及方法。实例性设备包括存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路经配置以使用存储于耦合到感测线的第一存储器单元中的数据值作为第一输入及使用存储于耦合到所述感测线的第二存储器单元中的数据值作为第二输入来执行逻辑运算。所述感测电路经配置以在不经由感测线地址存取传送数据的情况下执行所述逻辑运算。
- 在数据处理装置中的地址产生-201280012080.1
- 奈杰尔·约翰·斯蒂芬斯;戴维·詹姆斯·西尔 - ARM有限公司
- 2012-01-26 - 2016-11-23 - G06F9/34
- 本发明提供一种数据处理装置，该数据处理装置包含处理电路系统与指令译码器，该指令译码器响应于程序指令而控制处理电路系统以执行数据处理。该指令译码器响应于地址计算指令而执行地址计算操作，以从非固定式参考地址与部分偏移值计算出部分地址结果，从而能够使用至少一个附加程序指令从该部分地址结果计算出完整地址，该完整地址指定信息个体的内存位置。该部分偏移值具有大于或等于指令大小的位宽度，且该部分偏移值被编码于该地址计算指令的至少一个部分偏移字段内。本发明亦提供相应的数据处理方法、虚拟机以及计算机程序产品。
- 一种数据转发方法-201410432129.X
- 雒根雄 - 北京京东尚科信息技术有限公司
- 2014-08-28 - 2014-12-03 - G06F9/34
- 本申请公开了一种数据转发方法，包括：转发系统根据当前用户请求发送数据的数据量估计值，为本次发送请求配置相应的转发线程数；当所述数据到达所述转发系统时，所述转发系统确定当前是否已为所述数据对应的所述发送请求创建相应的转发线程，如果是，则利用为所述发送请求创建的转发线程进行所到达数据的转发；否则，根据为所述数据对应的所述发送请求配置的所述转发线程数，为所述数据对应的所述发送请求创建相应数量的转发线程，并利用所创建的转发线程进行所到达数据的转发。采用本发明，可以确保所创建的转发线程能够满足数据转发的实时性要求，同时，可以避免转发资源的浪费。
- 执行单元内的数据转发系统和方法-201310217180.4
- 苏雷什·K·文库马汉提;卢奇安·科德雷斯库;王琳 - 高通股份有限公司
- 2009-02-03 - 2013-10-23 - G06F9/34
- 在一实施例中，揭示一种方法，所述方法包括在执行单元处的回写阶段期间将与来自第一指令的执行的待写入到寄存器堆的结果相关联的写入识别符与同具有多个执行单元的交错式多线程（IMT）处理器内的执行管线处的第二指令相关联的读取识别符比较。当所述写入识别符与所述读取识别符匹配时，所述方法进一步包括将所述结果存储在所述执行单元的本机存储器处以供所述执行单元在后续读取阶段中使用。
- 面向异构SIMD扩展部件的自动向量化方法-201310155403.9
- 赵荣彩;庞建民;姚远;刘鹏;索维毅 - 中国人民解放军信息工程大学
- 2013-04-28 - 2013-09-04 - G06F9/34
- 本发明涉及高性能计算自动并行化领域，特别涉及一种面向异构SIMD扩展部件的自动向量化方法，适用于不同向量长度、不同向量指令集的异构SIMD扩展部件，设计一套虚拟指令集，能够在自动向量化统一架构下将输入的C和Fortran程序转化为虚拟指令的中间表示，通过向量长度解虚拟化和指令集解虚拟化，自动变换为面向异构SIMD扩展部件的向量化代码，使程序员从繁冗复杂的手工向量化编码中解脱出来，本发明将向量化方法与相关优化方法相结合，从不同粒度进行向量识别，通过常规优化和引用点优化，最大限度的发掘循环级和基本块级的混合并行性，通过分析跨越基本块的数据依赖，对生成后的代码进行冗余优化，有效提升了程序的执行效率。
- 一种用于软件调试的微处理器数据流地址匹配自陷装置-200910202018.9
- 胡向东;杨剑新;颜世云 - 上海高性能集成电路设计中心
- 2009-12-23 - 2013-09-04 - G06F9/34
- 本发明公开了一种微处理器数据流地址匹配自陷装置。包括一组软件可配置的数据流地址匹配控制寄存器，数据流地址匹配判断逻辑，精确断点的数据流地址匹配自陷产生逻辑和微处理器运行状态保存逻辑；其中数据流地址如果满足数据流地址匹配控制寄存器指定的条件，则产生精确断点的数据流地址自陷，处理器会保留运行状态，既便于用户程序调试，又为操作系统调试提供了有力支持；本发明支持软件指定匹配模式(相等匹配或不等匹配)，指定“待匹配地址”的类型(虚地址或物理地址)，指定“待匹配地址”的位宽(全地址或部分地址)，丰富了软件调试手段。本发明有效利用现有访存硬件逻辑实现该功能，不必明显增加硬件设计复杂度和硬件成本。
- 使用用于转换并存储数据值的指令来配置替代存储器存取代理-201180023081.1
- 托马斯·安德鲁·萨托里乌斯 - 高通股份有限公司
- 2011-04-27 - 2013-01-16 - G06F9/34
- 本发明描述使用用于转换并存储数据值的指令来配置替代存储器存取代理。在一个实施例中，接收所述指令，所述指令包括第一操作数及第二操作数，所述第一操作数指定待转换的数据值，所述第二操作数指定与待存储所述数据值的替代存储器存取代理寄存器的位置相关联的虚拟地址。可将所述数据值转换为第一物理地址。可将所述虚拟地址转换为第二物理地址。基于所述第二物理地址而将所述第一物理地址存储于所述替代存储器存取代理寄存器中。
- 一种处理器地址缓冲管理的实现装置及方法-201110065349.X
- 黎立煌;田春雨;任晖 - 中兴通讯股份有限公司
- 2011-03-17 - 2012-09-19 - G06F9/34
- 本发明公开了一种处理器地址缓冲管理的实现装置，装置中的汇编器用于对地址自增值及边界设置指令进行编码时，运算得到中间值并将中间值封装到地址自增值及边界设置指令中；处理器用于根据中间值进行地址自增或自减判断，实现地址缓冲管理。本发明还公开了一种处理器地址缓冲管理的实现方法，该方法包括：处理器对地址自增值及边界设置指令译码时获得所述中间值；执行load或store指令时，根据中间值进行地址自增或自减判断，实现地址缓冲管理。采用本发明的装置及方法，既降低了处理器的硬件成本，又能满足处理器速度和时序设计、高效节能的设计需求。
- 间接分支指令处理方法和装置-201210069463.4
- 廖银;靳国杰;高翔 - 龙芯中科技术有限公司
- 2012-03-15 - 2012-09-12 - G06F9/34
- 本发明公开了一种间接分支指令处理方法和装置，其中，该方法包括：加载与当前执行的间接分支指令所在的当前基本块对应的缓存数组，其中，缓存数组中的记录项用于记录当前基本块中已执行过的间接分支指令的目标地址；判断当前执行的间接分支指令的目标地址是否与缓存数组中对应的记录项中记录的目标地址相同；若当前执行的间接分支指令的目标地址与缓存数组中对应的记录项中记录的目标地址相同，则跳转到当前执行的间接分支指令的目标地址，并从当前执行的间接分支指令的目标地址开始执行代码。本发明解决了二进制翻译的过程中上下文切换的次数过多导致翻译效率低的问题，达到了提高二进制翻译系统的效率的效果。
- 数字信号处理器寻址方法-201210123104.2
- 洪一;郭二辉;耿锐;刘小明;汪灏 - 中国电子科技集团公司第三十八研究所
- 2012-04-23 - 2012-08-08 - G06F9/34
- 本发明属于计算机数字信号处理技术领域，具体涉及一种数字信号处理器寻址方法。本寻址方法具体如下：数字信号处理器中的访存单元从片内存储器中读取数据，所述访存单元并将读取到的数据写入数字信号处理器的寄存器组，数字信号处理器中的运算部件以寄存器组中的数据为源操作数进行运算并将运算结果写回寄存器组，且所述访存单元将寄存器组中的运算结果写回至片内存储器中；所述访存单元在以下四种寻址类型中择一访问所述片内存储器中的数据：直接寻址，或基地址偏移量寻址，或矩阵模寻址，或位反序寻址。使用本寻址方法能够基于所述以阵列方式构成的大带宽存储块并面向数字信号处理应用实现高效的数据访问。
- 仿真指针-201110445904.1
- Y·莱瓦诺尼;朱伟荣;张玲莉;J·L·拉普;A·L·布利斯 - 微软公司
- 2011-12-27 - 2012-07-25 - G06F9/34
- 本发明涉及仿真指针。本发明涉及用于仿真指针的方法、系统和计算机程序产品。可以通过如下方式来仿真指针：用<变量#，偏移量>对替换该指针；以及用根据标签的switch和switch主体替换每个解除引用站点，该switch主体对该指针所指向的相应变量执行仿真的指针访问。可以使用数据流优化来减少switch的数目和/或减少在每个仿真的指针访问站点处需要考虑的case的数目。
- 电子装置及其内存控制方法以及相关计算机可读取储存媒体-201110033205.6
- 许家铭;宋文豪 - 晨星软件研发(深圳)有限公司;晨星半导体股份有限公司
- 2011-01-24 - 2012-07-25 - G06F9/34
- 本发明提供一种电子装置，包含一与非门闪存、一辅助内存及一控制器。该与非门闪存具有一读取命令序。该辅助内存中储存有用以检测该读取命令序的程序代码。于该电子装置的一启动程序中，该控制器自该辅助内存读取并执行该程序代码，藉此取得该读取命令序，并根据该读取命令序存取该与非门闪存的储存内容。
- 基于同时多线程的取指控制方法-201210010895.8
- 李静梅;关海洋 - 哈尔滨工程大学
- 2012-01-14 - 2012-07-11 - G06F9/34
- 本发明提供的是一种基于同时多线程的取指控制方法。在处理器的每一个时钟周期，取指部件根据程序计数器读取指令的PC值，先选定两个优先级较高的线程作为取指线程，之后计算每个线程所需的实际指令数，进行读取指令的操作；双优先级资源分配机制按照线程IPC值和Cache失效率这两项参数，计算线程在取指阶段所需的系统资源，完成资源的动态分配操作；而TBHBP分支预测器则配合取指部件的取指操作，通过将读取到分支指令Bi的全局历史信息和局部历史信息进行连接，作为二级模式匹配表PHT的索引，获取模式匹配位Sc，将计算结果输入到分支结果输出表BRT；当分支指令Bi再次被执行时，通过选择器Selector判断CONF字段是否大于等于2，如果是则直接将记录的分支结果输出，最后将取到的指令放入指令Cache中，完成取指控制的全部操作。
- 多核异构系统指令存储单元的动态分配方法-201110386145.6
- 胡越黎;黄俊凉;孙斌;周俊;刘廷尧;虞超;王龙杰 - 上海大学
- 2012-02-15 - 2012-07-11 - G06F9/34
- 本发明涉及一种多核异构系统指令存储单元的动态分配方法。本方法通过在多核异构系统硬件上设置一个特殊功能寄存器，使其可以通过软件编程的方式对多核系统的共用指令存储单元进行动态分配，使每个处理器占用的指令存储单元能根据应用程序大小在系统运行开始阶段进行调整。本发明的方法可以应用在MV12多核异构系统上，也可以应用于多核处理器系统中包含8051系列微处理器的领域。
- 一种支持FFT加速的SIMD向量处理器-201110393712.0
- 李丽;孙敏敏;王佳文;潘红兵;郑维山;沙金;李伟 - 南京大学
- 2011-12-02 - 2012-06-13 - G06F9/34
- 本发明公开了一种支持FFT加速的SIMD向量处理器。包括控制单元、计算单元、存储子系统、存储交织单元和地址产生单元：计算单元支持各种向量运算的快速处理；存储器子系统包括三个存储器组，每个存储器组包括四个存储体且存储器组内的单个存储体的位宽为一个复数字，支持4路数据并行的复数向量运算和8路数据并行的实数向量运算；计算单元、地址产生单元和存储交织单元均与控制单元连接；地址产生单元产生所需的操作数地址序列、系数地址序列、结果地址序列；存储交织单元与地址产生单元和计算单元连接，并实现存储体的地址映射。本发明对FFT/IFFT运算的加速效率和专用硬件加速器相当，却避免了使用专用硬件加速器所带来的巨大的额外开销，适用于具有大量长向量运算的实时信号处理系统中。
- 处理器组件及该组件内存共享的方法-201010280781.6
- 艾国 - 北京中星微电子有限公司
- 2010-09-10 - 2012-04-04 - G06F9/34
- 本发明提供了一种处理器组件，包括内存、协处理器组件和应用处理器组件，该内存包括协处理器组件访问区、应用处理器组件访问区和共享区；该协处理器组件包括协处理器，发送带有优先级访问信息的读/写访问请求；第一内存仲裁器，接收协处理器发送的访问请求；该应用处理器组件包括协处理器控制器，接收第一内存仲裁器发送的访问请求；应用处理器，发送带有优先级访问信息的读/写访问请求；第二内存仲裁器，接收协处理控制器或应用处理器发送的访问请求，并按优先级等级对访问请求进行排序；内存控制器，接收第二内存仲裁器发送的访问请求，并对内存的相应区域进行访问。本发明还提供一种处理器组件内存共享的方法。
- 一种由软件方式生成动态可重构处理器配置信息的系统-201110201224.5
- 刘雷波;王延升;朱敏;邹于佳;杨军;曹鹏;时龙兴;尹首一;魏少军 - 清华大学
- 2011-07-18 - 2012-03-28 - G06F9/34
- 本发明提供一种由软件方式生成动态可重构处理器配置信息的系统，包括主处理器、配置信息生成处理器、动态可重构处理器和系统总线，各部分协调工作从而实现生成动态可重构处理器的配置信息，实现了在动态可重构处理器进行应用处理的功能。
- 可执行外部程序码的集成电路和方法-201010272317.2
- 林政良 - 络达科技股份有限公司
- 2010-09-01 - 2012-03-21 - G06F9/34
- 本发明提出一种可执行外部程序码的集成电路，其包含有一处理器；一只读记忆体，用以储存第一例程和第二例程的程序码；以及一随机存取记忆体，具有第一记忆体区块和第二记忆体区块。处理器执行第一例程的程序码，并利用第一记忆体区块的复数个第一记忆单元存取第一例程的数据。处理器执行第二例程的程序码，并利用第一区块的复数个第二记忆单元存取第二例程的数据，第一记忆单元与第二记忆单元至少有一个记忆单元相同。处理器执行外部只读记忆体的第三例程的程序码，并于第二区块存取第三例程的数据。本发明还提出一种使用该集成电路执行外部程序码的方法。
- 一种复位向量的代码实现方法、系统及设备-201180001478.0
- 雷镇 - 华为技术有限公司
- 2011-08-10 - 2012-01-18 - G06F9/34
- 一种复位向量的代码实现方法、系统和装置，应用电子技术领域。该复位向量的代码实现方法包括：当前核需要进入对应的处理分支时，调用多个核共享的复位向量中的跳转指令，该跳转指令包括jmp(处理分支入口)用于指示跳转的寄存器为处理分支入口，多个核对应的片内私有内存的逻辑地址相同；读取当前核的片内私有内存中的全局变量值，该全局变量值用来指示所述当前核对应的处理分支入口地址；将读取的全局变量值作为跳转指令中处理分支入口的内容，跳转到片外共享内存中对应的处理分支入口。从而进行复位向量的代码实现过程。
- 动态可重构阵列调用配置信息的方法、缓存器和处理器-201110159501.0
- 王延升;刘雷波;朱敏;戚斌;杨军;曹鹏;时龙兴;尹首一;魏少军 - 清华大学
- 2011-06-14 - 2011-12-14 - G06F9/34
- 本发明公开了一种动态可重构阵列调用配置信息的方法、缓存器和处理器，方法包括：子单元向处理单元阵列配置信息缓存器发出配置信息请求；按照所述配置信息请求，在所述处理单元阵列配置信息缓存器内查找到一定时间内调用过的配置信息；将所述配置信息反馈到所述子单元。本发明还提供一种用于动态可重构处理器的处理单元阵列配置信息缓存器以及动态可重构处理器。由于缓存器内存储子单元存储着在一定时间内调用的配置信息，只有在处理单元阵列配置信息高速缓存器内没有找到配置信息时，才会到处理单元阵列配置信息存储器内获得配置信息，从而提高了配置信息的调用效率，缩短了调用时间。
- 动态可重构处理器内子单元间进行数据交互的系统和方法-201110140360.8
- 刘雷波;王延升;朱敏;戚斌;杨军;曹鹏;时龙兴;尹首一;魏少军 - 清华大学
- 2011-05-27 - 2011-10-05 - G06F9/34
- 本发明提供了一种动态可重构处理器内子单元间进行数据交互的系统和方法，在动态可重构处理器器中增加了子单元间数据交互暂存器、内部数据写出装置、子单元间数据交互装置，某一子单元运行完毕时产生的结果数据，其他的子单元以及该子单元需要这个结果数据时，通过内部数据写出装置把该子单元的结果数据写出到子单元间数据交互暂存器，再通过子单元间数据交互装置把需要的结果数据写入目的子单元(需要结果数据的子单元)内部的数据存储器，从而实现了处理器并行处理时各个独立子单元之间的数据交互。
- 一种动态可重构处理器及其固定数的调用方法-201110140376.9
- 刘雷波;王延升;朱敏;戚斌;杨军;曹鹏;时龙兴;尹首一;魏少军 - 清华大学
- 2011-05-27 - 2011-09-14 - G06F9/34
- 本发明提供了一种动态可重构处理器及其固定数的调用方法，所述动态可重构处理器包括与所述处理单元阵列连接的不变固定数寄存器和可变固定数寄存器，其中，所述不变固定数寄存器与不变固定数组存储器相连接，所述可变固定数寄存器与可变固定数组存储器相连接；所述处理单元阵列根据配置信息从所述不变固定数寄存器提取所需的不变固定数；和/或，从所述可变固定数寄存器提取所需的可变固定数。本发明可以在尽可能减小片内存储面积的情况下，提高调用效率，以实现固定数的高速读取。
- 实现数字信号处理器的寻址模块结构-201110068802.2
- 卫振琦;孔吉;刘佩林 - 上海交通大学;富士通株式会社
- 2011-03-22 - 2011-08-24 - G06F9/34
- 一种计算机体系结构领域的实现数字信号处理器的寻址模块结构，包括：地址计算单元和与之相连的寻址寄存器堆，地址计算单元输出更新地址至寻址寄存器堆并接收当前地址及控制信号，本发明都能够在一个时钟周期内完成地址的计算，且具有极小的电路延迟，满足了高性能信号处理器对于高运算速度的要求。
- 专利分类
