[发明专利]抗单粒子翻转和单粒子瞬态脉冲的锁存器

摘要

针对现有集成电路抗SEU和SET性能差、结构复杂且成本高的难题。本发明提供一种抗单粒子翻转和单粒子瞬态脉冲的锁存器，实现对来自组合逻辑的SET和锁存器内部数据的SEU进行屏蔽。包括五个钟控反相器，两个常规反相器，两个Muller C单元电路，一个施密特反相器和一个延时电路。利用Muller C单元电路过滤SEU和SET。利用施密特反相器用以增加敏感节点的关键电荷。延迟电路用以产生延迟形式的信号。本发明的抗单粒子翻转和单粒子瞬态脉冲的锁存器可以有效地消除辐射对电路的影响，具有较好的抗辐射性能，且电路结构简单，面积开销小。

主权项

抗单粒子翻转和单粒子瞬态脉冲的锁存器，其特征在于：包括五个钟控反相器、两个常规反相器、两个Muller C单元电路、一个延时电路(4)和一个施密特反相器(5)；所述五个钟控反相器依次为第一钟控反相器(11)、第二钟控反相器(12)、第三钟控反相器(13)、第四钟控反相器(14)和第五钟控反相器(15)；两个常规反相器依次为第一常规反相器(21)和第二常规反相器(22)；两个Muller C单元电路依次为第一Muller C单元电路(31)和第二Muller C单元电路(32)；每个Muller C单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；其中，第一钟控反相器(11)的信号输入端为本锁存器的数据输入端，第一钟控反相器(11)的信号输出端分别与第一Muller C单元(31)的信号输出端、第二Muller C单元(32)的第一信号输入端以及延时电路(4)的信号输入端相连接；第一Muller C单元的信号输出端与第二钟控反相器(12)的信号输入端相连接，第二钟控反相器(12)的信号输出端与第一Muller C单元的第一信号输入端相连接；第一Muller C单元的信号输出端与第一常规反相器(21)的信号输入端相连接，第一常规反相器(21)的信号输出端与第一Muller C单元的第二信号输入端相连接；延时电路(4)的信号输出端与第三钟控反相器(13)的信号输入端相连接，第三钟控反相器(13)的信号输出端分别与施密特反相器(5)的信号输入端、第四钟控反相器(14)的信号输出端相连接；施密特反相器(5)的信号输出端与第四钟控反相器(14)的信号输入端相连接；施密特反相器(5)的信号输出端与第四钟控反相器(14)的信号输入端之间的节点与第二Muller C单元(32)的第二信号输入端相连接；第二Muller C单元(32)的信号输出端分别与第二常规反相器(22)的输入端和第五钟控反相器(15)的输出端相连；第二Muller C单元(32)的信号输出端为本锁存器的数据输出端；所述第一钟控反相器(11)、第二钟控反相器(12)、第三钟控反相器(13)、第四钟控反相器(14)和第五钟控反相器(15)具有相同时钟。