[发明专利]半导体集成电路制造的方法

摘要

本发明公开了一种制造半导体集成电路(IC)的方法。提供了第一导电部件和第二导电部件。在第一导电部件上形成第一硬掩模(HM)。在第一和第二导电部件上方形成图案化的介电层，第一开口暴露第二导电部件。在第一开口中形成第一金属插塞以与第一导电部件接触。在第一金属插塞上形成第二HM，并且在衬底上方形成另一个图案化的介电层，第二开口暴露出第一金属插塞与第一导电部件的子集。在第二开口中形成第二金属插塞。

主权项

1.一种用于制造半导体集成电路(IC)的方法，所述方法包括：在衬底中提供由第一介电层分离的第一导电部件和第二导电部件，其中，侧壁间隔件位于所述第一导电部件的侧壁上，所述第二导电部件的顶面水平地位于所述第一导电部件的顶面下面；将第一硬掩模(HM)形成为所述第一导电部件上的顶层；在所述第一导电部件和所述第二导电部件上方形成第二介电层，在所述第二介电层和所述第一介电层中具有第一开口以暴露所述第二导电部件；在所述第一开口中形成第一金属插塞以与所述第二导电部件接触，其中，所述侧壁间隔件与所述第一硬掩模相结合以提供所述第一导电部件与所述第一金属插塞之间的电隔离；在所述第一金属插塞上形成第二硬掩模作为顶层；在所述第一导电部件和所述第一金属插塞之上形成第三介电层，在所述第三介电层中具有第二开口以暴露所述第一导电部件与所述第一金属插塞的子集；以及在所述第二开口中形成第二金属插塞以连接至所述第一导电部件与所述第一金属插塞的子集，其中，所述第二金属插塞的顶部的宽度小于所述第一金属插塞的顶部的宽度，其中，所述第一金属插塞的形成包括：用第一金属层填充在所述第一开口中；和使所述第一金属层和所述第二介电层凹进，其中，所述凹进被控制，使得所述凹进回蚀所述第一金属层和所述第二介电层直至暴露出所述第一硬掩模。