[发明专利]半导体器件及其制造方法有效
| 申请号： | 201410082905.8 | 申请日： | 2014-03-07 |
| 公开（公告）号： | CN104051348B | 公开（公告）日： | 2018-12-11 |
| 发明（设计）人： | 柳泰光;权倍成;金龙泰;郑喆浩;崔容硕 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/336;H01L27/11546;H01L29/423;H01L29/788 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 张波 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了半导体器件及其制造方法。在制造半导体器件的方法中，分离栅结构形成在衬底的单元区上，衬底包括单元区和逻辑区。逻辑区具有高压区域、超高压区域和低压区域，分离栅结构包括第一栅极绝缘层图案、浮置栅极、隧道绝缘层图案和控制栅极。间隔物层形成在分离栅结构和衬底上。间隔物层被蚀刻以在分离栅结构的侧壁上形成间隔物以及在衬底的超高压区域上形成第二栅极绝缘层图案。栅电极形成在衬底的高压区域、第二栅极绝缘层图案和衬底的低压区域的每个上。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：在衬底的单元区上形成分离栅结构，所述衬底包括其中形成存储器单元的所述单元区和其中形成逻辑元件的逻辑区，所述逻辑区具有高压区域、超高压区域和低压区域，所述分离栅结构包括第一栅极绝缘层图案、浮置栅极、隧道绝缘层图案和控制栅极；在所述分离栅结构和所述衬底上形成间隔物层；蚀刻所述间隔物层以形成间隔物和第二栅极绝缘层图案，所述间隔物形成在所述分离栅结构的侧壁上，所述第二栅极绝缘层图案形成在所述衬底的所述超高压区域上；以及在所述高压区域、所述第二栅极绝缘层图案和所述低压区域上形成栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410082905.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
