[发明专利]微处理器以及预取数据至微处理器的方法

摘要

本发明提供一种微处理器，包括一指令解码器用以解码一指令集中的多个指令，其中指令集包括一重复预取间接指令。重复预取间接指令包括多个地址操作数以及一计数值，微处理器使用地址操作数来计算一预取表中的一第一项目的一地址，其中预取表具有多个项目，并且预取表中的各个项目包括一预取地址。计数值用以指定欲被预取的多条快取线的数量，其中快取线的每一个的一存储器地址是由项目中的一个中的预取地址所指定。

主权项

一种微处理器，包括：一指令解码器，用以解码一指令集中的多个指令，其中上述指令集包括一重复预取间接指令；以及上述重复预取间接指令，包括：多个地址操作数，上述微处理器使用上述地址操作数来计算一预取表中的一第一项目的一地址，其中上述预取表具有多个项目，并且上述预取表中的各个项目包括一预取地址；一计数值，用以指定欲被预取的多个快取线的数量，其中上述快取线的每一个的存储器地址是由上述项目中的一个中的上述预取地址所指定；以及一延迟值，其中上述微处理器在执行上述重复预取间接指令时是以一延迟量来延迟各个预取上述快取线中的一个的迭代，其中上述延迟量是等于上述延迟值中所指定的一指令数量。