[发明专利]微处理器以及预取数据至微处理器的方法

权利要求书

1.一种微处理器，包括：

一指令解码器，用以解码一指令集中的多个指令，其中上述指令集包括一重复预取间接指令；以及

上述重复预取间接指令，包括：

多个地址操作数，上述微处理器使用上述地址操作数来计算一预取表中的一第一项目的一地址，其中上述预取表具有多个项目，并且上述预取表中的各个项目包括一预取地址；

一计数值，用以指定欲被预取的多个快取线的数量，其中上述快取线的每一个的存储器地址是由上述项目中的一个中的上述预取地址所指定；以及

一延迟值，其中上述微处理器在执行上述重复预取间接指令时是以一延迟量来延迟各个预取上述快取线中的一个的迭代，其中上述延迟量是等于上述延迟值中所指定的一指令数量。

2.如权利要求1所述的微处理器，其中上述预取表中的上述项目是位于多个非连续存储器位置。

3.如权利要求1所述的微处理器，其中上述重复预取间接指令还包括：

一偏移量，用以指定上述预取表中的各个项目之间的一距离。

4.如权利要求3所述的微处理器，其中上述偏移量是通过位于上述重复预取间接指令之前的一指令加载至一通用暂存器。

5.一种预取数据至微处理器的方法，用以预取数据至一微处理器，预取数据至微处理器的方法包括：

解码一重复预取间接指令；以及

响应于解码上述重复预取间接指令且按照上述重复预取间接指令的指示，预取多个快取线至上述微处理器；

其中上述重复预取间接指令包括：

多个地址操作数，用以计算具有多个项目的一预取表的一第一项目的一地址，其中上述预取表具有多个项目，并且上述预取表中的各个项目包括一预取地址；

一计数值，用以指定欲被预取的上述快取线的数量至上述微处理器内，其中上述快取线的每一个的存储器地址是由上述预取表中的上述项目中的一个中的上述预取地址所指定；以及

一延迟值，其中上述预取是以一延迟量来延迟各个预取上述快取线中的一个的迭代，其中上述延迟量是等于上述延迟值中所指定的一指令数量。

6.如权利要求5所述的预取数据至微处理器的方法，其中上述重复预取间接指令还包括：

一运算码，上述运算码与一奔腾Ⅲ预取指令运算码不同。

7.如权利要求6所述的预取数据至微处理器的方法，其中上述重复预取间接指令还包括：

一奔腾Ⅲ重复字串指令前置码，上述奔腾Ⅲ重复字串指令前置码是位于上述运算码之前。

8.如权利要求5所述的预取数据至微处理器的方法，其中上述重复预取间接指令还包括：

一奔腾Ⅲ预取指令运算码；

一奔腾Ⅲ重复字串指令前置码；以及

一第二前置码，其中上述奔腾Ⅲ重复字串指令前置码与第二前置码是位于上述运算码之前。

9.如权利要求5所述的预取数据至微处理器的方法，其中上述重复预取间接指令还包括：

一偏移量，用以指定上述预取表中的各个项目之间的一距离。

10.如权利要求5所述的预取数据至微处理器的方法，其中上述延迟值是通过位于上述重复预取间接指令之前的一指令加载至一通用暂存器。