[发明专利]一种功率半导体器件纵向超结漂移区结构的制作方法

摘要

一种功率半导体器件纵向超结漂移区结构的制作方法，涉及半导体技术，制作方法包括：以P+单晶硅片为衬底(11)，首先在P+单晶硅衬底(11)表面外延生长P型层(12)，然后在P型层(12)表面通过外延或离子注入并推阱形成一层N型层(13)，其中P型层(12)是超结部分的耐压层，N型层(13)是器件正面MOS部分的形成区域，在器件正面工艺完成后进行背面减薄，通过背面氢离子的多次选择性注入以及低温退火，形成超结结构中的N柱区(25)。本发明的有益效果为，制作方法简单，降低了制造工艺难度，减少了制造成本，尤其适用于功率半导体器件纵向超结漂移区结构的制作。

主权项

1.一种功率半导体器件纵向超结漂移区结构的制作方法，其特征在于，包括以下步骤：a：采用P+单晶硅片，制备P+衬底(11)，其中P+单晶硅片的厚度为400～600μm，电阻率为0.0135～0.0375Ω·cm，杂质为硼；b：在P+衬底(11)上完成器件的正面工艺，至少包括形成P型区(12)、有源区制作和正面金属化；具体包括：b1：在P+衬底(11)上外延生长P型区(12)，P型区(12)的厚度为50μm，电阻率为13.2Ω·cm，生长温度为1000～1200℃，杂质为硼；b2：在P型区(12)上外延生长N型区(13)，N型区(13)的厚度为3μm，电阻率为4.5Ω·cm，生长温度为1000～1200℃，杂质为磷或者砷；b3：在N型区(13)上生长场氧化层(14)，场氧化层(14)的生长温度为1000～1200℃，厚度为0.5～1.5μm；b4：在N型区(13)中刻蚀有源区；b5：在N型区(13)上生长栅氧化层(15)，栅氧化层(15)在1000～1100℃下生长，厚度为40～120nm；b6：在栅氧化层(15)上进行N+多晶硅层(16)的淀积与刻蚀，杂质为磷或者砷，浓度为5e19～1e20cm^‑3，淀积温度为850℃，厚度为0.8μm；b7：在N型区(13)中进行Pbody基区(17)的硼注入与推阱，其中硼注入的剂量为2e13cm^‑2，能量为80KeV，推阱温度为1100℃，推阱时间为90分钟；b8：在Pbody基区(17)中进行N+源区(18)的砷注入与推阱，其中砷注入的剂量为2e15cm^‑2，能量为80KeV，推阱温度为950℃，推阱时间为40分钟；b9：在Pbody基区(17)上进行BPSG(19)的淀积与回流，BPSG(19)在850℃下淀积，厚度为1μm，回流温度为975℃，时间为50分钟；b10：在Pbody基区(17)上进行接触孔(20)的刻蚀；b11：在Pbody基区(17)中进行P+接触区(21)的硼注入与退火，其中硼注入的剂量为5e15cm^‑2，能量为60KeV，退火的温度为850℃，时间为40分钟；b12：正面金属化，淀积1～4μm厚度的铝层，在BPSG(19)上形成发射极(22)；c：进行硅片背面减薄，将芯片厚度减薄至53μm；d：在硅片背面进行H+的多次选择性注入、低温退火，在P型区(12)中形成构成超结结构的N柱区(25)；具体包括：d1：背面氢离子(H⁺)的多次选择性注入，每次的注入能量、投影射程、剂量依次为：第1次：1MeV、R_P＝16.33μm、8e13～3e14cm^‑2；第2次：1.2MeV、R_P＝21.48μm、1e14～5e14cm^‑2；第3次：1.4MeV、R_P＝27.22μm、2e14～6e14cm^‑2；第4次：1.6MeV、R_P＝33.50μm、3e14～8e14cm^‑2；第5次：1.8MeV、R_P＝40.33μm、5e14～9e14cm^‑2；第6次：2MeV、R_P＝47.69μm、7e14～1e15cm^‑2；d2：低温退火，在P型区(12)中形成超结结构的N柱区(25)，在350～470℃温度下退火180～300分钟；d3：再一次背面氢离子(H+)的多次注入，每次的注入能量、投影射程、剂量依次为：第1次：700KeV、RP＝9.67μm、8e14～3e15cm^‑2；第2次：800KeV、RP＝11.74μm、1e15～5e15cm^‑2；d4：低温退火，在P+衬底(11)和超结结构之间形成N型场截止层(24)，在350～470℃温度下退火180～300分钟；e：背面金属化。