[实用新型]一种全芯片静电放电保护电路

摘要

本实用新型提供了一种全芯片静电放电保护电路，包括：第一静电放电保护模块、第一电源箝位模块、第二静电放电保护模块、第二电源箝位模块、第一输入端口保护模块、第二输入端口保护模块、输出端口保护模块。与现有技术相比，采用本实用新型提供的技术方案具有如下优点：通过采用2个NMOS管结构实现对高压输入管脚的静电放电保护，有效的节约了芯片的面积，同时通过七个模块组成一个静电放电系统网络，实现对全芯片进行静电放电保护。

主权项

一种全芯片静电放电保护电路，包括：第一静电放电保护模块（1），位于芯片内部模块供电电源（DVDD）和芯片输入/输出模块电源（EVDD）之间；第一电源箝位模块（2），位于芯片内部模块供电电源（DVDD）和芯片内部模块供电地线（DVSS）之间；第二静电放电保护模块（3），位于芯片内部模块供电地线（DVSS）和芯片输入/输出模块地线（EVSS）之间；以及第二电源箝位模块（4），位于芯片输入/输出模块电源（EVDD）和芯片输入/输出模块地线（EVSS）之间。