[实用新型]一种全芯片静电放电保护电路

权利要求书

1.一种全芯片静电放电保护电路，包括：

第一静电放电保护模块（1），位于芯片内部模块供电电源（DVDD）和芯片输入/输出模块电源（EVDD）之间；

第一电源箝位模块（2），位于芯片内部模块供电电源（DVDD）和芯片内部模块供电地线（DVSS）之间；

第二静电放电保护模块（3），位于芯片内部模块供电地线（DVSS）和芯片输入/输出模块地线（EVSS）之间；以及

第二电源箝位模块（4），位于芯片输入/输出模块电源（EVDD）和芯片输入/输出模块地线（EVSS）之间。

2.根据权利要求1所述的电路，其中在芯片输入/输出模块电源（EVDD）和芯片输入/输出模块地线（EVSS）之间还包括：

第一输入端口保护模块（5）；

第二输入端口保护模块（6）；以及

输出端口保护模块（7）。

3.根据权利要求1所述的电路，其中所述第一静电放电保护模块（1）包括第三二极管（D3）和第二二极管（D2），且第三二极管（D3）和第二二极管（D2）方向相反。

4.根据权利要求1所述的电路，其中所述第一电源箝位模块（2）包括第0电容（C0）、第0电阻（R0）和第0N型场效应管（M0）。

5.根据权利要求1所述的电路，其中所述第二静电放电保护模块（3）包括第0二极管（D0）和第一二极管（D1），且第0二极管（D0）和第一二极管（D1）方向相反。

6.根据权利要求1所述的电路，其中所述第二电源箝位模块（4）包括第一电容（C1）、第一电阻（R1）和第一N型场效应管（M1）。

7.根据权利要求2所述的电路，其中所述第一输入端口保护模块（5）包括第三电阻（R3）、第四电阻（R4）和第二P型场效应管（M2）、第三N型场效应管（M3）。

8.根据权利要求2所述的电路，其中所述第二输入端口保护模块（5）包括第六电阻（R6）、第六N型场效应管（M6）和第七N型场效应管（M7）。

9.根据权利要求2所述的电路，其中所述输出端口保护模块（7）包括第四P型场效应管（M4）、第五N型场效应管（M5）。

10.根据权利要求2所述的电路，其中所述第一输入端口保护模块（5）的输入电压小于芯片输入/输出模块电源（EVDD）。

11.根据权利要求2所述的电路，其中所述第二输入端口保护模块（6）的输入电压大于芯片输入/输出模块电源（EVDD），小于NMOS漏区反向击穿的电压。