[实用新型]一种全芯片静电放电保护电路

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种全芯片静电放电保护电路。

背景技术

集成电路的芯片，随着制造的演进，元件的尺寸已缩减到深亚微米阶段，以增进集成电路的性能及运算速度以及降低每颗芯片的制造成本。但随着元件尺寸的缩减，却出现一些可靠性的问题，如静电放电（Electrostatic Discharge，ESD），因此，常需ESD保护电路。对于全芯片ESD保护来说，IO（输入输出）口ESD保护电路及电源的ESD电路必不可少。

传统的ESD保护电路通常为高压输入管脚的ESD，采用的是多个二极管串联结构。而此类ESD保护电路存在以下问题：1.多个二极管串联结构的会占用较大的芯片面积，增加成本，降低效率；2.IO链路需要通过较长的路径从电源ESD电路的功率钳制电路进行泻放，而长的泻放路径会引入一定的ESD压降从而错误提高了IO链路的ESD电压。

因此，希望提出一种可以在多电源供电的情况下，通过占用较小的芯片面积，选择常规半导体器件，实现对全芯片的ESD保护电路。

发明内容

本发明提供了一种可以解决上述问题的全芯片ESD保护电路，包括：

第一静电放电保护模块，位于芯片内部模块供电电源和芯片输入/输出模块电源之间；

第一电源箝位模块，位于芯片内部模块供电电源和内部模块供电地线之间；

第二静电放电保护模块，位于芯片内部模块供电地线和芯片输入/输出模块地线之间；

第二电源箝位模块，位于芯片内部模块供电电源和内部模块供电地线之间；

第一输入端口保护模块；

第二输入端口保护模块；

输出端口保护模块。

与现有技术相比，采用本发明提供的技术方案具有如下优点：通过采用2个NMOS管结构实现对高压输入管脚的ESD保护，有效的节约了芯片的面积，同时通过七个模块组成一个ESD系统网络，实现对全芯片进行ESD保护。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。

图1为根据本发明的实施例的一种全芯片进行ESD保护电路示意图。

具体实施方式

下面详细描述本发明的实施例。

所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。

本发明提供了一种全芯片ESD保护电路。下面，将结合图1通过本发明的一个实施例对此电路进行具体描述。如图1所示，本发明所提供的保护电路包括以下模块：

第一静电放电保护模块1，位于芯片内部模块供电电源DVDD和芯片输入/输出模块电源EVDD之间，所述芯片内部模块供电电源DVDD和芯片输入/输出模块电源EVDD两个管脚是由于通常芯片输出管脚驱动负载时，对芯片电源和地线有一定的冲击和干扰，如果把这个管脚连接到芯片的内部其他模块，势必会对这部分电路工作造成干扰，因此采用分开供电，即所述的芯片内部模块供电电源DVDD和芯片输入/输出模块电源EVDD两个管脚,这两个管脚最终在封装时候还是连到一起的。

所述第一静电放电保护模块1由第三二极管D3和第二二极管D2组成，且第三二极管D3和第二二极管D2方向相反，其中方向相反的意思是如果D3的正极接EVDD，负极接DVDD，则D2的负极结EVDD，正极接DVDD;如果D3的负极接EVDD，正极接DVDD，则D2的正极接EVDD，负极接DVDD，下文所述的方向相反意思相同不再赘述。所述第一静电放电保护模块1用于在EVDD、DVDD实现端口间ESD静电泻放通路。