[发明专利]利用外延工艺制备垂直沟道的围栅型MOSFET的方法

摘要

本发明提供一种利用外延工艺制备垂直沟道的围栅型MOSFET的方法，包括：选取一个从上到下依次包含有顶层膜、中间介质层和底层膜的半导体衬底；采用外延工艺在半导体衬底上制备第一外延层；在顶层膜中形成源/漏电极图形；在第一外延层中形成垂直沟道结构；在垂直沟道结构表面形成栅介质层；在半导体衬底上形成底层侧墙层—栅电极层—顶层侧墙层的三明治结构；在栅电极层中形成栅电极图形；在栅电极图形上沉积一层介质层，在介质层中形成顶层侧墙结构；采用外延工艺在顶层侧墙结构上形成第二外延层；在第二外延层中形成漏/源电极图形。本发明的方法可以与传统CMOS工艺良好兼容，降低了工艺难度并节约了成本。

主权项

1.一种利用外延工艺制备垂直沟道的围栅型MOSFET的方法，其特征在于，包括以下步骤：步骤S01：选取一个从上到下依次包含有顶层膜、中间介质层和底层膜的半导体衬底；步骤S02：采用外延工艺在所述半导体衬底上制备第一外延层；步骤S03：经过光刻和刻蚀工艺刻蚀所述第一外延层和所述顶层膜，在所述顶层膜中形成源/漏电极图形；步骤S04：经过光刻和刻蚀工艺刻蚀所述第一外延层，在所述第一外延层中形成垂直沟道结构；步骤S05：在所述垂直沟道结构表面形成栅介质层；步骤S06：在所述半导体衬底上形成“底层侧墙层—栅电极层—顶层侧墙层”的三明治结构；步骤S07：经过光刻工艺和刻蚀工艺刻蚀所述顶层侧墙层和所述栅电极层，在所述栅电极层中形成栅电极图形；步骤S08：在所述栅电极图形上沉积一层介质层，对所述介质层进行平坦化处理，直至露出所述垂直沟道结构的顶部，而在所述介质层中形成顶层侧墙结构；步骤S09：采用外延工艺在所述顶层侧墙结构上形成第二外延层，且第二外延层的材料与所述半导体衬底的顶层膜的材料相同；步骤S10：经过光刻和刻蚀工艺刻蚀所述第二外延层，在所述第二外延层中形成源/漏电极图形。