[发明专利]利用耗尽P-屏蔽的低输出电容的高频开关MOSFET

摘要

本发明的各个方面提出了一种带有自对准源极接触的基于高密度沟槽的功率MOSFET，以及这类器件的制备方法。源极接触与垫片自对准，有源器件具有二阶栅极氧化物。栅极氧化物底部的厚度大于顶部的厚度。MOSFET在衬底底部还含有一个耗尽屏蔽区。配置耗尽屏蔽区是为了在高漏极偏压下使屏蔽区基本耗尽。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

主权项

一种用于制备MOSFET器件的方法，其特征在于，包括：a)在第一导电类型的半导体衬底顶面上方，制备一个硬掩膜，其中硬掩膜包括第一和第二绝缘层，其中第二绝缘层抵抗刻蚀第一绝缘层的第一次刻蚀工艺，第一绝缘层可以抵抗刻蚀第二绝缘层的第二次刻蚀工艺；b)通过硬掩膜中的开口，刻蚀半导体衬底，以便在半导体衬底中形成多个沟槽，其中沟槽包括沟槽顶部和沟槽底部；c)用第一厚度T1的顶部绝缘层内衬沟槽顶部，用第二厚度T2的底部绝缘层内衬沟槽底部，其中T2大于T1；d)在沟槽中沉积导电材料，形成多个栅极电极；e)在栅极电极上方制备绝缘栅极盖至少达到硬掩膜第二绝缘层的水平处，其中绝缘栅极盖由可以被第一次刻蚀工艺刻蚀，同时抵抗第二次刻蚀工艺的材料制成；f)利用第一次刻蚀工艺，除去硬掩膜的第一绝缘层，保留与沟槽对准的绝缘栅极盖，绝缘栅极盖突出至硬掩膜第二绝缘层的上方；g)在衬底顶部，制备一个本体层，其中本体层为与第一导电类型相反的第二导电类型；h)制备一个第二导电类型的耗尽屏蔽区，在半导体衬底的深处，至少部分在沟槽底面以下，其中耗尽屏蔽区电连接到本体层；i)在硬掩膜的第二绝缘层和绝缘栅极盖上方，制备一个绝缘垫片层；j)在绝缘垫片层上方，制备一个导电或半导体垫片层，并且各向异性地刻蚀导电或半导体垫片层和绝缘垫片层，保留沿着绝缘栅极盖侧壁的那部分导电或绝缘垫片层和绝缘垫片层，作为导电或半导体垫片和绝缘垫片；并且k)利用导电或半导体垫片作为自对准掩膜，在半导体衬底中形成开口，用于源极接触。