[发明专利]一种高速IC-QFN封装协同优化设计方法

摘要

本发明公开一种高速IC-QFN封装协同优化设计方法，该方法设计的封装结构，包含一个高速IC芯片和相关控制芯片，通过硅通孔（TSV）实现连接，采用三维封装技术，从而减小了RF芯片引线的寄生效应。对QFN封装，封装中央裸露的焊盘能够很好的吸收多余的热量，能够很好的改善三维封装底部芯片的热应力。考虑到芯片管脚的数目，三维分装主要应用于球栅阵列封装中，由于QFN低廉的成本和成熟的封装工艺，如果在管脚较少的三维封装中能够使用QFN封装，既可以极大的优化高速IC的性能。另外，对于集成度较高的三维封装，封装过程中产生的热应力越来越成为影响芯片性能的重要因素，本发明基于对芯片封装热应力的产生和对高速IC寄生的分析提出一种QFN封装的协同优化设计方法，从减小寄生和减小热应力两方面对QFN封装进行优化。

主权项

一种高速IC‑QFN封装，其特征在于：采用三维封装工艺，包含两个及两个以上芯片的封装，芯片总管脚数不太高的情况下可使用，堆叠芯片之间的连接采用硅通孔工艺，芯片到地的连接通过硅通孔工艺直接连接到中央散热焊盘，QFN封装中中央焊盘是直接与地相连接的;在减小热应力方面，本发明采用改进的封装流程和改进的封装结构以减小热应力对芯片可靠性的影响。