[发明专利]制造具有低电阻金属栅极结构的集成电路的方法有效
| 申请号： | 201310629108.2 | 申请日： | 2013-11-29 |
| 公开（公告）号： | CN103854990A | 公开（公告）日： | 2014-06-11 |
| 发明（设计）人： | 赵烈;林萱;阿鲁纳恰拉姆·娲丽 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 开曼群岛;KY |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供制造具有低电阻金属栅极结构的集成电路的方法。一种方法包含形成金属栅极堆叠在FET沟槽中，该FET沟槽形成在FET区域中。蚀刻该金属栅极堆叠以形成凹陷金属栅极堆叠和凹陷。该凹陷借由该FET区域中的侧壁定义并且设置在该凹陷金属栅极堆叠之上。形成衬垫覆于该侧壁和该凹陷金属栅极堆叠上以及在该凹陷中定义内部凹洞。形成覆于该衬垫上以及至少部分地填充该内部凹洞的铜层。蚀刻该铜层以暴露出该衬垫的上部，同时在该内部凹洞的底部留下铜部分。在该铜部分上无电沉积铜以填充该内部凹洞的余留部分。 | ||
| 搜索关键词： | 制造 具有 电阻 金属 栅极 结构 集成电路 方法 | ||
【主权项】：
一种制造集成电路的方法，该方法包括：形成金属栅极堆叠在FET沟槽中，该FET沟槽形成在FET区域中，该FET区域包括在半导体基板上的层间介电质材料；蚀刻该金属栅极堆叠以形成凹陷金属栅极堆叠和凹陷，该凹陷借由该FET区域中的侧壁定义并且沿着该FET沟槽的上方区段设置在该凹陷金属栅极堆叠之上；形成衬垫覆于该侧壁和该凹陷金属栅极堆叠上以及在该凹陷中定义内部凹洞；形成覆于该衬垫上以及至少部分地填充该内部凹洞的铜层；蚀刻该铜层以暴露出该衬垫的上部，并且留下铜部分设置在该内部凹洞的底部；以及在该铜部分上无电沉积铜，以填充该内部凹洞的余留部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310629108.2/，转载请声明来源钻瓜专利网。
- 上一篇：柴油发电机组黑烟抑制系统
- 下一篇：网页保存的方法及电子设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
