[发明专利]制造具有低电阻金属栅极结构的集成电路的方法

说明书

技术领域

本发明大体关于集成电路，且尤关于用于制造具有低电阻金属栅极结构的集成电路的方法。

背景技术

例如金属氧化物半导体场效晶体管(MOSFET)或单纯为场效晶体管(FET)或MOS晶体管的晶体管是大部分半导体集成电路(IC)的核心建构区块。FET包含源极和漏极区域，在该源极和漏极区域之间，电流能在受到施加于覆于沟道上的栅极电极的偏压的影响之下流过该沟道。IC通常地使用P沟道FET(PMOS晶体管或PFET)和N沟道FET(奈米OS晶体管或FET)两者所形成，然后将该IC称为互补MOS或CMOS电路。某些半导体IC(例如高效能微处理器)能包含数百万个FET。针对此种IC，缩减晶体管尺寸以及从而增加晶体管密度在传统上一直是半导体制造工业中的高度优先考虑。然而，即使在装置尺寸缩减时，仍必须维持晶体管效能。

在某些集成电路设计中，一直有消除使用多晶硅栅极电极的需要以改善特征尺寸缩减的装置效能。用金属栅极结构取代多晶硅栅极结构是一种解决方案。通常，金属栅极结构是形成于FET装置区域内的沟槽中并且使用铝或钨做为金属填充部分结合功函数金属层在沟槽中。铝或钨金属填充部分用作为导电金属填充以补偿(offset)功函数金属层的极高电阻来降低金属栅极结构的整体结构。然而，当装置尺寸变得越小时，需要具有电阻较低于形成有铝或钨金属填充物的传统金属栅极结构的金属栅极结构。铜呈现其电阻较低于铝和钨。不幸的是，铜在沉积于极小沟槽中时典型地会形成具有孔隙(void)的导电金属填充物。在铜填充物内存在有孔隙会增加金属栅极结构的电阻且不利地影响所产生的装置的电性特性。

因此，希望提供制造具有低电阻金属栅极结构的集成电路的方法。此外，从后续的实施方式和权利要求，配合随附图式和前述的技术领域和先前技术，本发明的其它期望特征和特性将变得显而易见。

发明内容

在此提供制造具有低电阻金属栅极结构的集成电路的方法。根据例示实施例，一种制造集成电路的方法包含：形成金属栅极堆叠在FET沟槽中，该FET沟槽形成在FET区域中。该FET区域包含在半导体基板上的层间介电质材料。蚀刻该金属栅极堆叠以形成凹陷金属栅极堆叠和凹陷。该凹陷借由该FET区域中的侧壁定义并且沿着该FET沟槽的上方区段设置在该凹陷金属栅极堆叠之上。形成衬垫覆于该侧壁和该凹陷金属栅极堆叠上以及在该凹陷中定义内部凹洞。形成覆于该衬垫上以及至少部分地填充该内部凹洞的铜层。蚀刻该铜层以暴露出该衬垫的上部，同时在该内部凹洞的底部留下铜部分。在该铜部分上无电沉积铜以填充该内部凹洞的余留部分。

根据另一例示实施例，提供一种制造集成电路的方法。该方法包含：形成金属栅极堆叠在FET沟槽中，该FET沟槽形成在FET区域中。该FET区域包含在半导体基板上的层间介电质材料。蚀刻该金属栅极堆叠以形成凹陷金属栅极堆叠和凹陷。该凹陷借由该FET区域中的侧壁定义并且沿着该FET沟槽的上方区段设置在该凹陷金属栅极堆叠之上。形成衬垫覆于该侧壁和该凹陷金属栅极堆叠上以及在该凹陷中定义内部凹洞。沉积铜晶种层覆于该衬垫上。回流该铜晶种层以形成部分地填充该内部凹洞的回流铜晶种层。蚀刻该回流铜晶种层以暴露出该衬垫的上部，同时在该内部凹洞的底部留下铜部分。在该铜部分上无电沉积铜以填充该内部凹洞的余留部分。

根据另一例示实施例，提供一种制造集成电路的方法，该方法包含：形成金属栅极堆叠在FET沟槽中，该FET沟槽形成在FET区域中。该FET区域包含在半导体基板上的层间介电质材料。蚀刻该金属栅极堆叠以形成凹陷金属栅极堆叠和凹陷。该凹陷借由该FET区域中的侧壁定义并且沿着该FET沟槽的上方区段设置在该凹陷金属栅极堆叠之上。形成衬垫覆于该侧壁和该凹陷金属栅极堆叠上以及在该凹陷中定义内部凹洞。用铜填充该内部凹洞以定义铜填充物。蚀刻该铜填充物以暴露出该衬垫的上部，同时在该内部凹洞的底部留下铜部分。在该铜部分上无电沉积铜以填充该内部凹洞的余留部分。

附图说明

以下将配合随附图式描述本发明，其中相同的组件符号表示类似的组件。

第1至7E图根据各种实施例图标制造具有低电阻装置接触的集成电路的方法。第1至7E图是图标集成电路在其制造的各阶段期间的剖面图。

符号说明

10 集成电路(IC)        12金属栅极结构

14 半导体基板          16场效晶体管(FET)区域

18 层间介电质(ILD)材料 20间隔物

22 间隔物              24FET沟槽