[发明专利]存储器及其制造方法在审
申请号: | 201310498838.3 | 申请日: | 2013-10-22 |
公开(公告)号: | CN104576538A | 公开(公告)日: | 2015-04-29 |
发明(设计)人: | 赖二琨 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/02;H01L27/115 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种存储器及其制造方法,该存储器包括一衬底、多个包括相互交替的半导体层和第一绝缘层的位线叠层、一存储器层、多个第二绝缘层、以及多个串行选择结构。位线叠层是平行配置在衬底上方。位线叠层各具有相对的二个侧壁。存储器层是配置在位线叠层的侧壁上。第二绝缘层是分别配置在位线叠层各者之上。串行选择结构是对应位线叠层配置。串行选择结构各包括一第一导电层及二个衬垫层,第一导电层是配置在对应的第二绝缘层上,二个衬垫层分别沿着对应的位线叠层的相对二个侧壁配置并连接第一导电层。 | ||
搜索关键词: | 存储器 及其 制造 方法 | ||
【主权项】:
一种存储器,包括:一衬底;多个位线叠层,平行配置在该衬底上方,这些位线叠层各包括相互交替的多个半导体层和多个第一绝缘层,这些位线叠层各具有相对的二个侧壁;一存储器层,配置在这些位线叠层的这些侧壁上;多个第二绝缘层,分别配置在这些位线叠层各者之上;以及多个串行选择结构,分别对应这些位线叠层配置,这些串行选择结构各包括:一第一导电层,配置在这些第二绝缘层中对应的该第二绝缘层上;及二个衬垫层,分别沿着这些位线叠层中对应的该位线叠层相对的该二个侧壁配置并连接该第一导电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310498838.3/,转载请声明来源钻瓜专利网。
- 上一篇:发光二极管集成封装结构及其制造方法
- 下一篇:一种CELL芯片的生产工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造