[发明专利]半导体装置及半导体装置的制造方法有效
申请号: | 201310481305.4 | 申请日: | 2013-10-15 |
公开(公告)号: | CN103779414B | 公开(公告)日: | 2018-10-26 |
发明(设计)人: | 立道秀平;西村武义;新村康;井上正范 | 申请(专利权)人: | 富士电机株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 金光军;鲁恭诚 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的目的在于提供一种MOS型半导体装置以及半导体装置的制造方法,其能够通过自校准形成p型阱区与n+型源区,并且无需提高栅极阈值电压就能够拥有栅极绝缘膜较厚的高栅极耐量。本发明的一种MOS型半导体装置,其具备MOS结构,而所述MOS结构具有:p‑区(5),其围绕n+型源区(4)的四周,且其净掺杂浓度低于p型阱区(3)表面的p型杂质浓度;栅电极(7),其隔着栅极绝缘膜(6)设置在夹于n+型源区(4)与n‑层(2)表层之间的p型阱区(3)的表面。据此,本发明能够提供一种MOS型半导体装置,其无需提高栅极阈值电压就能够增加栅极绝缘膜(6)的厚度,并且能够提高栅极绝缘膜(6)的可靠性、降低栅极电容。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
1.一种半导体装置的制造方法,其特征在于,包括:第一形成工序,在第一导电类型半导体衬底的成为第一导电类型漂移层的一侧主面上选择性地形成绝缘膜;第二形成工序,以所述绝缘膜为掩膜,向所述第一导电类型半导体衬底的一侧主面离子注入第二导电类型杂质,并通过热扩散使所述第二导电类型杂质扩散,选择性地形成第二导电类型阱区;接触区形成工序,在所述第二导电类型阱区的内部选择性地形成杂质浓度比所述第二导电类型阱区的杂质浓度高的第二导电类型接触区;第一掩膜形成工序,形成第一抗蚀剂掩膜,在所述第一抗蚀剂掩膜与所述绝缘膜之间具有选择性地露出所述第二导电类型阱区的第一开口部;离子注入工序,以所述绝缘膜以及所述第一抗蚀剂掩膜为掩膜,从所述第一开口部向所述第二导电类型阱区依次离子注入扩散系数不同的两种第一导电类型杂质;退火工序,其通过退火处理使所述扩散系数不同的两种第一导电类型杂质扩散,从而形成第一导电类型源区与第二导电类型低杂质浓度区;第三形成工序,在所述第一导电类型半导体衬底的一侧主面上形成栅极绝缘膜;以及第四形成工序,隔着所述栅极绝缘膜在所述第一导电类型源区、所述第二导电类型低杂质浓度区、所述第二导电类型阱区以及所述第一导电类型漂移层的表面上形成栅电极,所述扩散系数不同的两种第一导电类型杂质中扩散系数较大的第一导电类型杂质的离子注入剂量少于所述第二导电类型杂质的离子注入剂量。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310481305.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类