[发明专利]电容器结构及其制作方法有效
申请号: | 201310385805.8 | 申请日: | 2013-08-29 |
公开(公告)号: | CN103426728A | 公开(公告)日: | 2013-12-04 |
发明(设计)人: | 高超 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L23/522 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种电容器结构及其制作方法,在现有的电容器基础上形成一层第四介质层,并且刻蚀第四介质层形成沟槽,并对沟槽填充金属物,第一多晶硅层作为第一极板,第二多晶硅层作为第二极板,沟槽中的金属物作为第三极板,第二介质层以及第四介质层作为极板之间的介质层,从而在不增加电容器电容面积的情况下,提高电容器的单位面积电容,节省半导体芯片的整体面积。 | ||
搜索关键词: | 电容器 结构 及其 制作方法 | ||
【主权项】:
一种电容器的制作方法,包括以下步骤:提供半导体衬底;在所述半导体衬底上依次形成第一介质层以及第一多晶硅层,刻蚀所述第一多晶硅层以及第一介质层,暴露出部分半导体衬底;在所述半导体衬底以及第一多晶硅层上依次形成第二介质层以及第二多晶硅层,刻蚀所述第二多晶硅层以及第二介质层,暴露出所述第一多晶硅层以及半导体衬底;在所述半导体衬底以及第二多晶硅层上形成第三介质层,刻蚀所述第三介质层,形成沟槽,所述沟槽暴露出所述第二多晶硅层;在所述第三介质层上以及所述沟槽中形成第四介质层,依次刻蚀所述第四介质层、第三介质层,形成第一通孔、第二通孔以及第三通孔,所述第一通孔暴露出所述半导体衬底,所述第二通孔暴露出所述第一多晶硅层,所述第三通孔暴露出所述第二多晶硅层;在所述第一通孔、第二通孔、第三通孔以及沟槽中填充金属物。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310385805.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造