[发明专利]图形化方法有效
| 申请号： | 201310157874.3 | 申请日： | 2013-04-28 |
| 公开（公告）号： | CN104124138A | 公开（公告）日： | 2014-10-29 |
| 发明（设计）人： | 王新鹏 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种图形化方法，包括：提供基底；在所述基底上由下至上依次形成待刻蚀层、硬质掩膜层；在硬质掩膜层上形成掩膜层，所述掩膜层内具有窗口图形，且所述掩膜层包括至少两个图案区，各个图案区掩膜层内的窗口图形尺寸不同，与各个图案区对应的硬质掩膜层的厚度由该图案区中的窗口图形尺寸决定，窗口图形尺寸越大，硬质掩膜层厚度越厚；以所述掩膜层为掩膜，沿窗口图形对所述硬质掩膜层、待刻蚀层进行刻蚀，在所述待刻蚀层中形成关键尺寸均一的开口。本方法可以实现对所述待刻蚀层的精确刻蚀，得到精确关键尺寸，有效解决了现有技术中由于单一图案区和密集图案区带来的关键尺寸偏差问题。 | ||
| 搜索关键词： | 图形 方法 | ||
【主权项】：
一种图形化方法，其特征在于，包括：提供基底；在所述基底上由下至上依次形成待刻蚀层、硬质掩膜层；在硬质掩膜层上形成掩膜层，所述掩膜层内具有窗口图形，且所述掩膜层包括至少两个图案区，各个图案区掩膜层内的窗口图形尺寸不同，与各个图案区对应的硬质掩膜层的厚度由该图案区中的窗口图形尺寸决定，窗口图形尺寸越大，硬质掩膜层厚度越厚；以所述掩膜层为掩膜，沿窗口图形对所述硬质掩膜层、待刻蚀层进行刻蚀，在所述待刻蚀层中形成关键尺寸均一的开口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310157874.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件的形成方法
- 下一篇：托盘及等离子体加工设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
