[发明专利]锗硅HBT工艺中多晶硅电阻集成制作方法有效

专利信息
申请号: 201310095359.7 申请日: 2013-03-22
公开(公告)号: CN104064520B 公开(公告)日: 2016-10-26
发明(设计)人: 陈曦;周正良;陈帆;潘嘉 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L21/822 分类号: H01L21/822;H01L21/02
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种锗硅HBT工艺中多晶硅电阻集成制作方法,包括步骤:淀积第一层多晶硅并进行掺杂;对第一层多晶硅进行光刻刻蚀形成多晶硅电阻;淀积第二层氧化硅并进行回刻形成多晶硅电阻的侧墙;采用热氧化工艺形成第三氧化硅层;依次淀积第四氧化硅层和第五多晶硅仔晶层;采用光刻和刻蚀工艺打开锗硅外延层窗口;淀积锗硅外延层和第六氧化硅层;采用光刻工艺定义出锗硅HBT的基区形成区域;采用湿法刻蚀工艺将基区外的第六氧化硅层去除;采用干法刻蚀工艺将基区外的锗硅外延层和第五多晶硅仔晶层去除并形成基区。本发明能够消除多晶硅电阻周围的多晶硅残留,提高多晶硅电阻的面内均匀性。
搜索关键词: 锗硅 hbt 工艺 多晶 电阻 集成 制作方法
【主权项】:
一种锗硅HBT工艺中多晶硅电阻集成制作方法,用于实现将多晶硅电阻和锗硅HBT集成在一起制作,其特征在于,包括如下步骤:步骤一、提供一具有场氧隔离结构的硅衬底,所述硅衬底的有源区由所述场氧进行隔离;在所述硅衬底上淀积形成第一层多晶硅;对所述第一层多晶硅进行掺杂,使所述第一层多晶硅掺杂后的方块电阻为所要形成的所述多晶硅电阻的方块电阻;步骤二、采用光刻刻蚀工艺对所述第一层多晶硅进行刻蚀,该刻蚀工艺将所述多晶硅电阻的形成区域外的所述第一层多晶硅去除、将所述多晶硅电阻的形成区域内的所述第一层多晶硅保留,由刻蚀后所保留的所述第一层多晶硅组成所述多晶硅电阻;步骤三、在形成有所述多晶硅电阻的所述硅衬底表面淀积第二层氧化硅,对所述第二层氧化硅进行回刻,回刻后所述第二层氧化硅仅保留于所述多晶硅电阻的侧面并形成所述多晶硅电阻的侧墙;步骤四、采用热氧化工艺在形成有所述多晶硅电阻的侧墙的所述硅衬底表面形成第三氧化硅层,用于去除步骤三的回刻工艺对所述多晶硅电阻表面以及所述多晶硅电阻之外的所述硅衬底表面的损伤;步骤五、在所述第三氧化硅层表面依次淀积第四氧化硅层和第五多晶硅仔晶层;步骤六、采用光刻和刻蚀工艺打开锗硅外延层窗口,所述锗硅外延层窗口内的所述第三氧化硅层、所述第四氧化硅层和所述第五多晶硅仔晶层都被去除并将用于形成所述锗硅HBT的有源区表面露出;步骤七、在形成有所述锗硅外延层窗口的所述硅衬底正面淀积锗硅外延层;在所述锗硅外延层表面淀积第六氧化硅层;步骤八、采用光刻工艺形成光刻胶图形并由该光刻胶图形定义出所述锗硅HBT的基区形成区域,以所述光刻胶图形为掩膜采用湿法刻蚀工艺将所述基区形成区域外的所述第六氧化硅层去除;以所述光刻胶图形为掩膜采用干法刻蚀工艺将所述基区形成区域外的所述锗硅外延层和所述第五多晶硅仔晶层去除,所述干法刻蚀工艺最后还包括一各向同性的过刻蚀工艺,该过刻蚀工艺将所述基区形成区域外的所述第四氧化硅层表面高低不平处残留的所述锗硅外延层和所述第五多晶硅仔晶层完全去除;所述干法刻蚀工艺之后由所述光刻胶图形定义区域的所述锗硅外延层组成所述锗硅HBT的基区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310095359.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top