[发明专利]锗硅HBT工艺中多晶硅电阻集成制作方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种锗硅（SiGe）异质结双极晶体管(Heterojunction bipolar transistor,HBT)工艺中多晶硅电阻集成制作方法。

背景技术

用于通信领域的射频前段芯片电路一般由四个部分组成：功率放大器、低噪声放大器、开关电路和简单的逻辑控制电路。功率锗硅HBT工艺，在集成了SiGe NPN、PNP、电阻、电容（包括可变电容）、电感和开关器件后，可符合电路中进行片内匹配、逻辑控制和收发转换等要求。

在锗硅HBT工艺基础流程上，将各种器件集成在一起并得到较好的均匀性和较大的工艺窗口是相当重要的。电容和电感是单独的器件，只要在后段工艺中加入相应的工艺步骤就形成了；但高精度的多晶硅电阻则需要集成在锗硅工艺之前即在形成锗硅外延层工艺之前，需要单独淀积、掺杂和刻蚀，而后再经过锗硅HBT的相关工艺。

如图1A至图1C所示，是现有方法各步骤中的器件结构示意图；现有锗硅HBT工艺中多晶硅电阻集成制作方法包括步骤：

步骤(1)、如图1A所示，提供一具有场氧101隔离结构的硅衬底,进行多晶硅淀积、掺杂和刻蚀，由刻蚀后的多晶硅形成多晶硅电阻102。多晶硅电阻102形成于场氧101上。

步骤(2)、如图1A所示，进行氧化硅淀积并进行回刻在多晶硅电阻的侧面形成侧墙103。再采用湿法工艺去除氧化硅残留，较高的湿法氧化硅去除会使得侧墙陡直。

步骤（3）、如图1A所示，然后淀积氧化硅104和多晶硅仔晶105。

步骤（4）、如图1A所示，采用光刻和刻蚀工艺打开锗硅外延层窗口。锗硅外延层窗口位于硅锗HBT的形成区域，在图1A中未显示。图1A中只显示了多晶硅电阻102的形成区域。

步骤（5）、如图1A所示，淀积锗硅外延层106；再淀积一层氧化硅107用于保护锗硅表面。其中锗硅外延层106位于由场氧隔离出的有源区表面部分为单晶硅，位于多晶硅仔晶105表面部分为多晶硅。

步骤（6）、如图1B和图1C所示，光刻和干刻步骤（5）中形成的氧化硅层107和锗硅外延层106形成HBT的基区。本步骤中，由于采用干法刻蚀工艺来刻蚀氧化硅层107，由于多晶硅电阻102的侧墙103较陡，请参考如图1A中的虚线框108所示区域，淀积的各层从垂直方向看较厚即虚线框108中的各层的纵向厚度都较厚；如图1B所示，干刻基区的氧化硅层107时会造成刻蚀不足造成氧化硅残留107B。如图1C所示，氧化硅残留107B在接下来的多晶硅即锗硅外延层106和多晶硅仔晶105刻蚀时成为阻挡层，造成沿多晶硅电阻周围的基极多晶硅残留105a，在后续的带超声波清洗时则成为缺陷，影响多晶硅电阻的均匀性。

发明内容

本发明所要解决的技术问题是提供一种锗硅HBT工艺中多晶硅电阻集成制作方法，能够消除多晶硅电阻周围的多晶硅残留，提高多晶硅电阻的面内均匀性。

为解决上述技术问题，本发明提供的锗硅HBT工艺中多晶硅电阻集成制作方法，用于实现将多晶硅电阻和锗硅HBT集成在一起制作，包括如下步骤：

步骤一、提供一具有场氧隔离结构的硅衬底，所述硅衬底的有源区由所述场氧进行隔离；在所述硅衬底上淀积形成第一层多晶硅；对所述第一层多晶硅进行掺杂，使所述第一层多晶硅掺杂后的方块电阻为所要形成的所述多晶硅电阻的方块电阻。

步骤二、采用光刻刻蚀工艺对所述第一层多晶硅进行刻蚀，该刻蚀工艺将所述多晶硅电阻的形成区域外延的所述第一层多晶硅去除、将所述多晶硅电阻的形成区域内的所述第一层多晶硅保留，由刻蚀后所保留的所述第一层多晶硅组成所述多晶硅电阻。

步骤三、在形成有所述多晶硅电阻的所述硅衬底表面淀积第二层氧化硅，对所述第二层氧化硅进行回刻，回刻后所述第二层氧化硅仅保留于所述多晶硅电阻的侧面并形成所述多晶硅电阻的侧墙。

步骤四、采用热氧化工艺在形成有所述多晶硅电阻的侧墙的所述硅衬底表面形成第三氧化硅层，用于去除步骤三的回刻工艺对所述多晶硅电阻表面以及所述多晶硅电阻之外的所述硅衬底表面的损伤。

步骤五、在所述第三氧化硅层表面依次淀积第四氧化硅层和第五多晶硅仔晶层。

步骤六、采用光刻和刻蚀工艺打开锗硅外延层窗口，所述锗硅外延层窗口内的所述第三氧化硅层、所述第四氧化硅层和所述第五多晶硅仔晶层都被去除并将用于形成所述锗硅HBT的所述有源区表面露出。