[发明专利]图案化工艺有效
申请号: | 201310026986.5 | 申请日: | 2013-01-24 |
公开(公告)号: | CN103972054B | 公开(公告)日: | 2017-03-01 |
发明(设计)人: | 郭泽绵 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/265 |
代理公司: | 隆天知识产权代理有限公司72003 | 代理人: | 刘春生,于宝庆 |
地址: | 中国台湾台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种图案化工艺。提供具有第一区域及第二区域的待图案化层。于待图案化层上形成掩模层。将掩模层图案化,以于第一区域中形成第一开孔以及于第二区域中形成第二开孔。于第一开孔的侧壁上形成经掺杂的多晶硅间隔体。以经掺杂的多晶硅间隔体及经图案化的掩模层为掩模,移除部分待图案化层,以于第一区域中形成第三开孔以及于第二区域中形成第四开孔。 | ||
搜索关键词: | 图案 化工 | ||
【主权项】:
一种图案化工艺,包括:提供待图案化层,所述待图案化层具有第一区域及第二区域;于所述待图案化层上顺次形成第一掩模层及第二掩模层;图案化所述第二掩模层,以于所述第一区域中形成第一开孔以及于所述第二区域中形成第二开孔;于所述第一开孔的侧壁及部分底部上形成经掺杂的多晶硅层;在所述第一区域中,以所述经掺杂的多晶硅层及经图案化的第二掩模层为掩模,移除一部分的所述第一掩模层,且在所述第二区域中以所述经图案化的第二掩模层为掩模,移除另一部分的所述第一掩模层,以在所述第一区域与所述第二区域中形成经图案化的第一掩模层;移除所述经掺杂的多晶硅层及所述经图案化的第二掩模层;以及以所述经图案化的第一掩模层为掩模,移除部分所述待图案化层,以于所述第一区域中形成第三开孔以及于所述第二区域中形成第四开孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310026986.5/,转载请声明来源钻瓜专利网。
- 上一篇:基于耦合电感的两相交错并联变换器
- 下一篇:电源线路高功率电磁脉冲防护滤波器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造