[发明专利]图案化工艺

说明书

技术领域

本发明涉及一种半导体工艺，且特别是涉及一种图案化工艺。

背景技术

在一般半导体工艺中，依据基板上不同区域中的需求，通常需要在不同区域中形成具有不同宽度的开孔图案。这些开孔图案通常是通过进行光刻工艺和蚀刻工艺来形成。举例来说，在基板的不同区域中（例如记忆胞区、逻辑电路区等）会具有不同宽度的接触窗开孔，以形成连接不同元件的接触窗。

在公知技术中，常常需要进行至少两次以上的光刻工艺和蚀刻工艺才能够制作具有不同宽度的接触窗开孔，且在各光刻工艺中所使用的光掩模各自具有特定的图案，因而造成工艺步骤繁杂。例如，先形成宽度较大的接触窗开孔后，再对宽度较大的接触窗开孔进行光刻工艺和蚀刻工艺来形成宽度较小的接触窗开孔。此外，随着半导体元件尺寸的缩小化与集成化，这些接触窗开孔的宽度亦随之缩小，进而可能会产生宽度过小的接触窗开孔。对于这些宽度过小的接触窗开孔来说，甚至无法使用现有光刻工艺和蚀刻工艺来制作。

发明内容

本发明提供一种图案化工艺，其可同时在待图案化层的不同区域中形成具有不同尺寸的开孔。

本发明提供一种图案化工艺，首先提供具有第一区域及第二区域的待图案化层。然后，于待图案化层上顺次形成第一掩模层及第二掩模层。接着，图案化第二掩模层，以于第一区域中形成第一开孔以及于第二区域中形成第二开孔。之后，于第一开孔的侧壁及部分底部上形成经掺杂的多晶硅层。接着，以经掺杂的多晶硅层及经图案化的第二掩模层为掩模，移除部分第一掩模层，以形成经图案化的第一掩模层。之后，移除经掺杂的多晶硅层及经图案化的第二掩模层。而后，以经图案化的第一掩模层为掩模，移除部分待图案化层，以于第一区域中形成第三开孔以及于第二区域中形成第四开孔。

本发明还提供一种图案化工艺，首先提供具有第一区域及第二区域的待图案化层。然后，于待图案化层上形成掩模层。接着，图案化掩模层，以于第一区域中形成第一开孔以及于第二区域中形成第二开孔。之后，于第一开孔的侧壁上形成经掺杂的多晶硅间隔体。而后，以经掺杂的多晶硅间隔体及经图案化的掩模层为掩模，移除部分待图案化层，以于第一区域中形成第三开孔以及于第二区域中形成第四开孔。

如上所述，在本发明的图案化工艺中，不需要使用额外的光掩模，即可同时在待图案化层的不同区域中形成具有不同尺寸的开孔，因而有效地降低工艺复杂度，并节省工艺成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1F为依照本发明的第一实施例所绘出的图案化工艺的剖面示意图。

图2A至图2F为依照本发明的第二实施例所绘出的图案化工艺的剖面示意图。

其中，附图标记说明如下：

100、200：基板

101、201：第一区域

102、202：第二区域

104、204：待图案化层

106、108、206：掩模层

108a、206a：碳层

108b、206b：氮氧化硅层

110、112、119、120、121、122、210、212、221、222：开孔

114、214：未经掺杂的多晶硅层

115、215：经掺杂的多晶硅层

116、216：光阻层

118：倾斜角注入工艺

218：注入工艺

220：经掺杂的多晶硅间隔体

W₁、W₂、W₃、W₄、W₅、W₆、W₇、W₈：宽度

具体实施方式

图1A至图1F为依照本发明的第一实施例所绘出的图案化工艺的剖面示意图。应注意，附图仅作为示例性说明，并非用以限定本发明。