[发明专利]降低反射讯号的内存结构

摘要

一种降低反射讯号的内存结构，其包含有处理单元；与处理单元连接的总线路单元；数个与总线路单元连接的内存；以及设于总线路单元末端处的反射讯号吸收单元。藉此，可于处理单元配合各内存作讯号传输时，利用反射讯号吸收单元吸收相关的反射讯号，以降低讯号传输时的反射讯号，而达到使各内存可稳定运作的功效。

主权项

1.一种降低反射讯号的内存结构，其特征在于包括处理单元、总线路单元、数个内存及反射讯号吸收单元，该总线路单元与处理单元连接；该数个内存与总线路单元连接；该反射讯号吸收单元设于总线路单元的末端处；所述数个内存设置于一芯片上而形成内存芯片，而该内存芯片与总线路单元连接；所述总线路单元的前端处设置有另一反射讯号吸收单元；电路布局时，处理单元与总线路单元之间设有至少二地址/控制/命令区，而数个内存则分别设于各地址/控制/命令区两侧，且该总线路单元与数个内存之间设有接地区，并于该处理单元与数个内存之间设有数根电源线。