[发明专利]一种半导体器件及其制备方法有效
| 申请号： | 201210422474.6 | 申请日： | 2012-10-29 |
| 公开（公告）号： | CN103794519B | 公开（公告）日： | 2017-04-05 |
| 发明（设计）人： | 王冬江;张海洋 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/336;H01L29/423;H01L29/43;H01L29/08 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件及其制备方法，所述方法包括提供半导体衬底；在所述衬底上形成若干叠层，所述叠层包括依次沉积的栅极材料层、栅极介电层、沟道层和栅极介电层；图案化所述叠层中相对的两面，以形成从下往上面积依次减小的阶梯形栅极叠层，并露出部分所述栅极材料层，进而形成栅极结构，图案化所述栅极结构两侧的叠层，以形成从下往上面积依次减小的阶梯形源漏叠层，并露出部分所述沟道层，进而形成源漏区，在所述衬底上沉积第一介电层；在所述第一介电层上形成第一层间介质层；最后形成栅极电极和源漏电极，进而形成3D晶体管。由于所述3D结构的设置使得半导体器件的漏极电流变大，而且器件的集合度增大，进一步提高了器件的性能。 | ||
| 搜索关键词： | 一种 半导体器件 及其 制备 方法 | ||
【主权项】：
一种半导体器件的制备方法，包括：提供半导体衬底；在所述衬底上形成若干叠层，所述叠层包括依次沉积的栅极材料层、栅极介电层、沟道层和栅极介电层；图案化所述叠层中相对的两面，以形成从下往上面积依次减小的阶梯形栅极叠层，并露出部分所述栅极材料层，进而形成栅极结构，图案化所述栅极结构两侧的叠层，以形成从下往上面积依次减小的阶梯形源漏叠层，并露出部分所述沟道层，进而形成源漏区，在所述衬底上沉积第一介电层，以覆盖所述叠层；在所述第一介电层上形成第一层间介质层；图案化所述第一层间介质层和所述第一介电层，以形成栅极接触孔和源漏接触孔；采用导电材料填充所述栅极接触孔和所述源漏接触孔，以形成栅极电极和源漏电极，进而形成3D晶体管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210422474.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
