[发明专利]用于多重图案化集成电路的布局方法和系统有效
| 申请号： | 201210378038.3 | 申请日： | 2012-10-08 |
| 公开（公告）号： | CN103514314A | 公开（公告）日： | 2014-01-15 |
| 发明（设计）人： | 陈皇宇;欧宗桦;谢艮轩;许钦雄 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种方法，将代表位于IC层的区域的布局的任何奇数环中而不包括在该布局的任何其他奇数环中的电路图案的任何节点识别为独立节点。该层将使用至少三个光掩模图案化多个电路图案。该方法将离布局的任何奇数环中的任何其他独立节点的距离不小于阈值距离的任何独立节点识别为安全独立节点。如果布局中的电路图案包括不具有任何安全独立节点的任何奇数环，则修改布局，使得修改之后，每个奇数环都具有至少一个安全独立节点。本发明提供用于多重图案化集成电路的布局方法和系统。 | ||
| 搜索关键词： | 用于 多重 图案 集成电路 布局 方法 系统 | ||
【主权项】：
一种方法，包括：(a)将代表位于集成电路(IC)层的至少一个区域的布局的任何奇数环中而不包括在所述布局的任何其他奇数环中的相应电路图案的任何节点识别为独立节点，其中，所述层将使用至少三个光掩模图案化多个电路图案；(b)将离所述布局的另一个奇数环中的任何其他所述独立节点的距离不小于阈值距离的任何所述独立节点识别为安全独立节点；以及(c)如果所述布局中的所述电路图案包括不具有任何安全独立节点的任何奇数环，则修改所述布局，使得修改之后，每个奇数环都具有至少一个安全独立节点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210378038.3/，转载请声明来源钻瓜专利网。
