[发明专利]一种制备沟槽半导体功率器件的方法无效
申请号: | 201210298919.4 | 申请日: | 2012-08-21 |
公开(公告)号: | CN103632964A | 公开(公告)日: | 2014-03-12 |
发明(设计)人: | 苏冠创 | 申请(专利权)人: | 深圳市力振半导体有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518057 广东省深圳市南山区粤兴三*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 发明公开了一种制备沟槽半导体功率器件的方法,包括以下步骤:首先利用沟槽掩模对N型衬底上的P型外延层进行侵蚀而形成多个沟槽,在沟槽内侧壁形成一层栅极氧化层并填以多晶硅,然后在沟槽顶部侧壁形成一PSG氧化层,并通过高温使PSG氧化层内的N型掺杂剂扩散到外延层中形成N型源区202,接着在外延层表面沉积层间介质,再利用接触孔掩模对层间介质进行侵蚀,在层间介质中形成开孔,并注入N型掺杂剂形成N型源区203,之后对外延层表面进行侵蚀形成接触孔沟槽,并对接触孔沟槽进行金属插塞填充和在器件的表面沉积金属层,利用金属掩模进行金属侵蚀,形成金属垫层和连线,采用本制备方法,省略了基区掩模和源区掩模的制备工序,使器件的制造成本得到了较大的降低。 | ||
搜索关键词: | 一种 制备 沟槽 半导体 功率 器件 方法 | ||
【主权项】:
一种制备沟槽半导体功率器件的方法,其特征在于,包括以下步骤:(1)利用沟槽掩模对N型衬底10上的P型外延层200上进行侵蚀而形成多个沟槽(300);(2)然后通过热生长的方式在沟槽内侧壁形成一层薄的栅极氧化层并填以多晶硅,接着清除掉离外延层表面下0.2um至0.6um的多晶硅和氧化层,再采用积淀方式对沟槽顶部侧壁形成一PSG氧化层,并通过高温扩散作业使PSG氧化层内的N型掺杂剂被推进扩散到外延层中形成N型源区202;(3)在外延层表面沉积层间介质503,再利用接触孔掩模,对层间介质进行侵蚀,在层间介质中形成开孔,并注入N型掺杂剂形成N型源区203,之后对外延层表面进行侵蚀形成接触孔沟槽,并对接触孔沟槽进行金属插塞填充;(4)在器件的上表面沉积金属层507,利用金属掩模进行金属侵蚀,形成源区金属垫层(508)和栅极连线(509)和终端区场板(510),然后把完成前道工序的衬底10研磨其背面至所需厚度10um至150um,最后在硅片的背表面沉积多层金属层而形成背面电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市力振半导体有限公司,未经深圳市力振半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210298919.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造