[发明专利]半导体结构的形成方法有效
| 申请号： | 201210253734.1 | 申请日： | 2012-07-20 |
| 公开（公告）号： | CN103579074A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 三重野文健;周梅生 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；形成覆盖所述半导体衬底表面的第一材料层；在第一区域的第一材料层表面形成第二材料层，第一区域的第一材料层和第二材料层构成堆叠结构；在堆叠结构和第二区域的第一材料层表面形成掩膜层；采用第一等离子体刻蚀工艺刻蚀所述第一材料层，形成暴露所述半导体衬底表面的第三开口，同时刻蚀部分厚度所述堆叠结构，形成若干第四开口；采用第二等离子体刻蚀工艺刻蚀所述半导体衬底，形成第一凹槽，同时刻蚀所述堆叠结构和半导体衬底，形成若干第二凹槽，第二凹槽深度小于第一凹槽的深度。第一凹槽和第二凹槽同一刻蚀步骤形成，工艺过程简单。 | ||
| 搜索关键词： | 半导体 结构 形成 方法 | ||
【主权项】：
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第一区域相邻的第二区域；形成覆盖所述半导体衬底表面的第一材料层；在第一区域的第一材料层表面形成第二材料层，第一区域的第一材料层和第二材料层构成堆叠结构；在堆叠结构和第二区域的第一材料层表面形成掩膜层，第一区域的掩膜层具有若干暴露堆叠结构表面的第一开口，第二区域的掩膜层具有暴露第一材料层表面的第二开口；采用第一等离子体刻蚀工艺沿第二开口刻蚀所述第一材料层，形成暴露所述半导体衬底表面的第三开口，同时沿若干第一开口，刻蚀部分厚度所述堆叠结构，形成若干第四开口；采用第二等离子体刻蚀工艺沿第三开口刻蚀所述半导体衬底，在半导体衬底中形成第一凹槽，同时沿若干第四开口刻蚀所述堆叠结构和半导体衬底，在半导体衬底中形成若干第二凹槽，相邻第二凹槽之间为鳍部，第二凹槽深度小于第一凹槽的深度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210253734.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体结构及其形成方法
- 下一篇：将接合的晶圆分离的系统及方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
