[发明专利]一种适用于层间并行译码器的QC-LDPC码构造方法有效
| 申请号： | 201210170277.X | 申请日： | 2012-05-28 |
| 公开（公告）号： | CN102723957A | 公开（公告）日： | 2012-10-10 |
| 发明（设计）人： | 董明科;郑雅丹;张建军;吴建军;金野 | 申请（专利权）人： | 北京大学 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 北京君尚知识产权代理事务所(普通合伙) 11200 | 代理人： | 俞达成 |
| 地址： | 100871 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种适用于层间并行译码器的QC-LDPC码构造方法，1）初始化QC-LDPC码校验矩阵参数；根据并行行分层译码器电路要求设置延迟值Γ；设置QC-LDPC码校验矩阵H中循环偏移量基础矩阵Hb的每一行的偏移量Roffset(i)；2）利用Block-PEG算法构造QC-LDPC码的循环偏移量基础矩阵Hb，构造所述H矩阵对应的基础校验矩阵二分图的连接及权重时，满足条件：同一变量节点与校验节点的任意两个连接之间的权重间距Δ不小于设置的延迟值，即满足Δ≥Γ；3）根据构造得到的循环偏移量基础矩阵Hb，填充相应偏移量的循环偏移单位矩阵和全0矩阵，得到最终QC-LDPC码的校验矩阵H。本发明方法基于PEG算法，在QC-LDPC码设计过程中，规划了校验矩阵中每列的偏移量间距，保证所造码能适用于全并行行分层译码器结构。 | ||
| 搜索关键词： | 一种 适用于 并行 译码器 qc ldpc 构造 方法 | ||
【主权项】：
一种适用于层间并行译码器的QC‑LDPC码构造方法，其步骤如下：1）初始化QC‑LDPC码校验矩阵参数；根据并行行分层译码器电路要求设置延迟值Γ；设置QC‑LDPC码校验矩阵H中循环偏移量基础矩阵Hb的每一行的偏移量Roffset(i)；2）利用Block‑PEG算法构造QC‑LDPC码的循环偏移量基础矩阵Hb，构造所述H矩阵对应的基础校验矩阵二分图的连接及权重时，满足条件：同一变量节点与校验节点的任意两个连接之间的权重间距Δ不小于设置的延迟值，即满足Δ≥Γ；3）根据构造得到的循环偏移量基础矩阵Hb，填充相应偏移量的循环偏移单位矩阵和全0矩阵，得到最终QC‑LDPC码的校验矩阵H。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210170277.X/，转载请声明来源钻瓜专利网。
- 上一篇：通信终端测试方法及测试装置
- 下一篇：一种新型的抗单粒子翻转SRAM存储单元
- 同类专利
- 专利分类
