[发明专利]一种适用于层间并行译码器的QC-LDPC码构造方法

说明书

技术领域

本发明涉及一种准循环LDPC（QC-LDPC）码的构造方法，具体涉及适用于层间并行译码器规划偏移量间距的准循环LDPC码构造方法，属于通信工程差错控制领域。

背景技术

信道编码技术是提高通信系统可靠性的基本技术，其中LDPC码作为一种误码性能优良，便于工程实现的信道编码方法，被广泛用于现代通信系统，已经被WiMAX，DVB-S2等通信标准所采纳。随着通信系统对传输速率要求的日益增长，信道编码的高速译码成为迫切需求。因此LDPC高速译码算法和结构得到了广泛研究，同时更适于高速译码的码集构造算法也要得到相应的发展。

以实现高速译码为目标的针对准循环LDPC码（QC-LDPC）码的译码算法及相关的硬件结构设计很多，其中分层译码算法的平均迭代次数可比传统置信度传播译码方式减少一半，能有效地提高译码速率，是近年来应用研究的热点。

LDPC行分层译码一般采用最小和算法，其译码流程中的关键公式如下：

u_ij＝U_j-v_ij       (1)

vij′=Πk∈N(i)/jsign(uik)×mink∈N(i)/j|uik|×α---(2)]]>

U′_j＝u_ij+v′_ij   (3)

上式中U_j是变量节点后验概率信息，v_ij是校验节点i传给变量节点j的外信息。N(i)为校验节点i相邻的变量节点集合，N(i)|j是N(i)集合排除节点j后所得的集合；sign(.)表示求符号运算，min(.)表示对集合求最小运算；0<α<1。

现有技术中按所有层并行的层间并行行分层译码结构给出了具体的优化设计和实现，证明了该结构优异的速率潜力图1所示，但是该译码结构对码的校验矩阵有特殊要求，目前还没有发现给本译码结构专门设计的码集构造算法，所以需要提出一种性能优良而且能直接适用于层间并行译码结构的码构造算法。