[发明专利]乘法器有效
| 申请号： | 201210109337.7 | 申请日： | 2012-04-13 |
| 公开（公告）号： | CN102662624A | 公开（公告）日： | 2012-09-12 |
| 发明（设计）人： | 王勇 | 申请（专利权）人： | 钜泉光电科技（上海）股份有限公司 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523 |
| 代理公司： | 上海光华专利事务所 31219 | 代理人： | 李仪萍 |
| 地址： | 201203 上海市浦东新区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种应用于电力线载波通信系统中、基于Radix-4Booth编码的乘法器，包括：比特位选取单元、Booth编码单元、部分积累加值选通单元、加法单元、寄存单元、以及时钟控制单元；相较于现有技术，本发明充分利用了电力线载波系统中调制解调电路实现的特点，并且合理运用改进的Radix-4booth编码降低部分积个数，大大降低了乘法器的面积。 | ||
| 搜索关键词： | 乘法器 | ||
【主权项】：
一种基于Radix‑4 Booth编码的乘法器，应用于电力线载波通信系统中，其特征在于，所述乘法器包括：比特位选取单元、Booth编码单元、部分积累加值选通单元、加法单元、寄存单元、以及时钟控制单元；所述时钟控制单元用于产生分别控制所述比特位选取单元、所述部分积累加值选通单元以及所述寄存单元的第一时钟控制信号、第二时钟控制信号以及第三时钟控制信号；所述比特位选取单元用于基于Radix‑4 Booth编码对乘数的比特位进行选取；在所述Radix‑4 Booth编码中，在每一个时钟内每一次选取乘数中相邻的三个比特位，且相邻两次选取的三个比特位中有一个比特位是重叠的；所述乘数具有N比特位；所述Booth编码单元用于将所述比特位选取单元选取的乘数的比特位与被乘数进行相乘以获得对应的部分积；所述被乘数具有N比特位；所述部分积累加值选通单元用于从初始值和所述寄存单元寄存的前一次的部分积累加值中选择其中之一予以输出；所述部分积累加值选通单元选择前一次的部分积累加值是选取的前一次的部分积累加值的高N比特位；所述加法单元用于将所述Booth编码单元输出的部分积与所述部分积累加值选通单元输出的选通值相加以得到当前次的部分积累加值；所述寄存单元用于将所述加法单元得到的当前次的部分积累加值予以寄存，并将当前次的部分积累加值延时后输出至所述部分积累加值选通单元，以供进行下一次的部分积累加。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于钜泉光电科技（上海）股份有限公司，未经钜泉光电科技（上海）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210109337.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于数据缓存技术读取数据的方法
- 下一篇：混合动力电动汽车动力系统
- 同类专利
- 一种数据处理电路-201910564616.4
- 胡小春;蒋曹清 - 广西财经学院
- 2019-06-27 - 2019-09-27 - G06F7/523
- 本发明涉及一种数据处理电路，包括乘法运算单元，所述乘法运算单元与第一数据输入端口及第二数据输入端口连接，所述乘法运算单元用于将所述第一输入端口输入的第一数据与所述第二输入端口输入的第二数据进行乘法运算并输出给处理器进行处理。本发明提供的数据处理电路能够高数据处理效率，降低数据处理成本。
- 数字运算处理电路-201780086343.6
- 高山直久;和田平;田岛贤一 - 三菱电机株式会社
- 2017-02-22 - 2019-09-27 - G06F7/523
- 判别部(3)判定向第1运算部(5)和第2运算部(6)输入的数据是否为正的特定的值以上或负的特定的值以下。在是的情况下进行基于第1运算部(5)的运算。第1运算部(5)具有：数据移位器(501)，其对输入数据向下位侧进行设定的比特的量的比特移位，使比特宽度减小比特移位的量；乘法器(502)，其将数据移位后的数据彼此相乘；累积加法部(505)，其对相乘结果的数据进行累积相加；以及数据反向移位器(506)，其对累积加法部(505)的输出数据向上位侧进行向下位侧进行的比特移位的量的比特移位，使比特宽度增加比特移位的量。
- 实现复数乘法的方法及装置-201810168328.2
- 张永伟 - 成都鼎桥通信技术有限公司
- 2018-02-28 - 2019-09-06 - G06F7/523
- 本申请提供一种实现复数乘法的方法及装置。该方法包括：接收第一复数信号a+b*j和第二复数信号c+d*j，第一复数信号和第二复数信号均为通信数字信号；根据第一复数信号的实部a和虚部b以及第二复数信号的实部c和虚部d，通过第一乘法器计算获取第一变换值K1，通过第二乘法器计算获取第二变换值K2，通过第三乘法器计算获取第三变换值K3；根据K1、K2和K3获取第一复数信号与第二复数信号乘积的实部R，以及第一复数信号与第二复数信号乘积的虚部I。在整个复数乘法计算过程中，只需要在计算K1、K2和K3时使用3个乘法器，从而可在实现复数乘法时减少所需乘法器的数量。
- 用于有符号的双字的矢量乘法和减法的设备和方法-201811391367.5
- E.奥尔德-艾哈迈德-瓦尔;R.瓦伦丁;M.查尼;J.科巴尔;V.马杜里 - 英特尔公司
- 2018-11-21 - 2019-07-23 - G06F7/523
- 一种用于执行打包有符号的双字的有符号的乘法并且与有符号的四字进行累加的设备和方法。一种处理器包括：第一源寄存器；第二源寄存器；第三源寄存器；执行电路，执行电路包括：用于将来自第一源寄存器的打包有符号的双字数据元素与来自第二源寄存器的打包有符号的双字数据元素相乘以生成临时有符号的四字乘积的乘法器电路；用于将临时有符号的四字乘积与从第三源寄存器读的打包有符号的四字值组合以生成有符号的四字结果并且用于将临时有符号的四字乘积与从第三源寄存器读的打包有符号的四字值组合以生成累加的有符号的四字结果的累加电路；用于存储累加的有符号的四字结果并且用于存储累加的有符号的四字结果的目的地寄存器或第三源寄存器。
- 用于在乘法器累加器块中执行乘积级数运算的方法和装置-201610922486.3
- M·朗翰墨 - 阿尔特拉公司
- 2016-10-21 - 2019-06-28 - G06F7/523
- 集成电路上的专用处理块包括第一和第二算术操作符级、耦合至另一专用处理块的输出、以及可配置的互连电路系统，该可配置的互连电路系统可以被配置成路由信号贯穿该专用处理块，包括在该第一和第二算术运算符级内和外。该可配置的互连电路系统可以进一步包括用于路由所选择的信号的多路复用器电路系统。当实现需要使用多于一个专用处理块的数学功能时，与该可配置的互连电路系统一起耦合至另一专用处理块的该专用处理块的该输出降低了使用该专用处理块外部的资源的需要。此类数学功能的示例包括实现缩放积和、运算以及实现霍纳法则。
- 长位宽时序累加乘法器-201610944977.8
- 袁庆;张远;张小亮;李琛;史汉臣 - 上海集成电路研发中心有限公司;成都微光集电科技有限公司
- 2016-11-02 - 2019-06-07 - G06F7/523
- 本发明提供了一种长位宽时序累加乘法器系统，包括时钟、数据运算模块和进位寄存器；数据运算模块对数据进行运算，完成各种工作；在数据运算模块中设置有全加器；全加器将累加得到的积以及被乘数按照位宽分割在不同区间，当数据运算模块进入累加工作状态时，只对不同区间内的全加器的位宽进行加法计算，并且将进位信息存储在进位寄存器中；当下一个时钟沿到来时，移位后的被乘数和上一级的进位数据的乘积进行累加，产生新的积和进位数据，并且存储在进位寄存器中，依此循环，直到乘数中的数据被全部移位走。本发明计算的数据位宽可以无限增大，摆脱了由于乘法数据位宽而引起的对于乘法器最大工作时钟频率的限制，能够在极高时钟频率下稳定工作。
- 用于复数乘法的装置和方法-201811258028.X
- R·凡伦天;M·查尼;R·萨德;E·乌尔德-阿迈德-瓦尔;J·科巴尔;R·S·杜博特索夫 - 英特尔公司
- 2018-10-26 - 2019-06-04 - G06F7/523
- 本申请公开了用于复数乘法的装置和方法。本发明的实施例是处理器，包括执行电路，用于响应于经解码的指令来计算第一复数与第二复数的复数乘法的结果。计算包括用于计算结果的实部的第一项和结果的虚部的第一项的第一操作。计算还包括用于计算结果的实部的第二项和结果的虚部的第二项的第二操作。处理器还包括解码器、第一源寄存器和第二源寄存器。解码器用于对指令解码以生成经解码的指令。第一源寄存器用于提供第一复数，并且第二源寄存器用于提供第二复数。
- 一种快速模乘和模平方电路及其实现方法-201710039195.4
- 李春泉;雷绍充;赵重阳;彭星宇;张云龙 - 西安交通大学
- 2017-01-19 - 2019-05-21 - G06F7/523
- 本发明公开了一种快速模乘和模平方电路及其实现方法，该电路由一组m位的左移三位移位寄存器QU，三组m位的二输入与门阵列AND1、AND2、AND3，四组全加器阵列FA1、FA2、FA3、FA4，m+4位的结果寄存器Q和一个32×m位的ROM单元组成，能对够对m位的二进制大数进行乘法或平方的同时对大素数P进行模约减，在每一个时钟周期内处理3位，经过m/3+2个时钟周期就能得到模乘和模平方的结果，若m不是3的倍数可以通过对其高位补0直至其为3的倍数。
- 二进制逻辑电路、获得其硬件表示的方法及其制造方法-201510212231.3
- T·李 - 想象技术有限公司
- 2015-04-29 - 2019-04-09 - G06F7/523
- 二进制逻辑电路、获得其硬件表示的方法及其制造方法。提供一种用于作为一系列直线段在预定义范围内逼近数学函数的二进制逻辑电路，每条直线段都具有预定一组固定斜率之一以及相应基值，该二进制逻辑电路包括：输入，用于接收在预定义范围内的输入变量；多条逻辑链，每条逻辑链都包括：二进制乘法器，适用于使用h‑1个二进制加法器执行与该组固定斜率中的各个斜率的乘法，其中，h是扩展汉明权重；以及二进制加法器，适用于将基值相加到二进制乘法器的输入或输出；以及选择逻辑，被构造成根据输入变量选择逻辑链之一，以为所接收的输入变量提供数学函数的近似值。
- 用于向量紧缩有符号值的乘法和累加的系统、装置和方法-201810997047.8
- V·R·马杜里;E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔;M·查尼 - 英特尔公司
- 2018-08-29 - 2019-04-05 - G06F7/523
- 本申请公开了用于向量紧缩有符号值的乘法和累加的系统、装置和方法。描述了处理器中的用于有符号数据值的乘法和累加的系统、装置和方法的实施例。例如，执行电路执行经解码的指令以：将来自第一和第二紧缩数据源操作数中的多个紧缩数据元素位置的所选择的有符号数据值相乘以生成多个第一有符号结果值；对多个第一有符号结果值求和以生成一个或多个第二有符号结果值；将一个或多个有符号结果值与来自目的地操作数的一个或多个数据值累加以生成一个或多个第三有符号结果值；以及将一个或多个第三有符号结果值存储在目的地操作数中的一个或多个紧缩数据元素位置中。
- 位矩阵乘法-201810997182.2
- D·Y·巴伯金;K·A·杜什;V·苏霍姆利诺夫 - 英特尔公司
- 2018-08-29 - 2019-04-05 - G06F7/523
- 本申请公开了位矩阵乘法。详述了关于处理器中的位矩阵乘法的实施例。例如，在一些实施例中，描述了一种处理器，包括：解码电路，用于对指令解码，该指令具有用于操作码、第一源位矩阵的标识符、第二源位矩阵的标识符、目的地位矩阵的标识符和立即数的字段；以及执行电路，用于执行经解码的指令以执行所标识的第一源位矩阵的S位的元素的矩阵与所标识的第二源位矩阵的S位的元素的乘法，其中乘法和累加操作由操作选择器选择并且将矩阵乘法的结果存储到所标识的目的地位矩阵中，其中S指示复数位尺寸。
- 一种乘法运算装置及方法-201811076950.7
- 鲁勇;周韧研 - 北京探境科技有限公司
- 2018-09-14 - 2019-01-29 - G06F7/523
- 本发明公开一种乘法运算装置及方法，调用乘数输入模块向乘法器输入给定位宽的乘数；调用高低位拆分模块将给定位宽乘数的高位和低位进行拆分；调用补位模块对拆分后的位值进行补位；调用乘法运算模块对补位后的位值按照给定的乘法模式进行乘法运算，获取对应于乘法模式的运算结果；调用分时输送模块将根据第一乘法模式、第二乘法模式或第三乘法模式进行乘法运算后的结果，按照给定的顺序分时被选中并送入加法器；调用结果累加模块对输送到加法器的乘法运算结果进行累加，获取乘数运算值。本发明通过在时间上扩展，实现了低位宽乘法器对高位宽运算的支持，解决了通过较少位宽的乘法器完成较大位宽乘数的乘法运算问题，降低了乘法运算的复杂度。
- 基于RAM实现乘法运算的方法及其系统-201610125083.6
- 潘未庄 - 广州海格通信集团股份有限公司
- 2016-03-04 - 2019-01-08 - G06F7/523
- 本发明提供一种基于RAM实现乘法运算的方法及其系统，所述方法通过分别对乘数和被乘数进行位分解，生成每个乘数位数据分别与每个被乘数位数据相乘的部分积，并在RAM中存储每个部分积对应的ROM初始化文件，根据每个部分积对应的乘数位数据和被乘数位数据，设置所述ROM初始化文件在RAM中的存储地址，根据所述存储地址对每个部分积进行移位相加，得到乘数与被乘数的乘法运行结果。因此，本发明可在逻辑资源匮乏、RAM资源富余的情况下，在RAM中实现乘法运算，从而提高运算效率和RAM资源的利用率，降低因乘法器资源不足而带来的额外成本。
- 用于二进制向量分解的二进制乘法器-201810658230.5
- E·科恩;D·D·B-D·鲁宾;M·比哈尔;D·维恩布莱德 - 英特尔公司
- 2018-06-19 - 2019-01-04 - G06F7/523
- 本申请公开了用于二进制向量分解的二进制乘法器。一种处理器，包括：解码电路系统，用于对指令进行解码；数据高速缓存单元，包括用于为所述处理器高速缓存数据的电路系统；以及近似矩阵乘法(AMM)电路，包括：数据接收器电路，用于接收权重向量w和输入向量x、以及压缩调节参数n，所述权重向量和所述输入向量两者的大小均为N；分解器电路，用于通过计算大小为N×n的二进制分解矩阵B和大小为n的字典向量s而将w分解为
以及二进制乘法器电路，用于计算
所述二进制乘法器电路包括用于计算阵列乘积〖(B〗^T x)的硬件加速器电路。
- 用于蒙哥马利域的计算方法和计算装置-201610156574.7
- 厄瑞·卡路茲尼 - 华邦电子股份有限公司
- 2016-03-18 - 2018-12-25 - G06F7/523
- 本发明提供一种用于蒙哥马利域的计算方法和计算装置。在椭圆曲线密码学中，一种执行大量的模乘。这些通常是通过蒙哥马利乘法算法，其需要操作数来执行预处理(即，转化为蒙哥马利域)，其通常是由一个长除法的等效来完成。本发明的计算方法通过单一的蒙哥马利乘法对原始数据执行这种转换。此方法被制订用于在雅可比行列式坐标表示椭圆曲线的点，但可扩展到其他表示法。本发明的计算方法和计算装置适用于简化并提高蒙哥马利域中的运算效率。
- 一种基于不可约三项式的有限域求逆器及有限域求逆方法-201810697576.6
- 易海博;聂哲 - 深圳职业技术学院
- 2018-06-29 - 2018-11-23 - G06F7/523
- 本发明公开了一种基于不可约三项式的有限域求逆器，包括控制器、输入端口、输出端口、不可约三项式模块、乘方模运算模块、平方运算模块、乘法运算模块，控制器分别与其他模块连接。本发明还公开了上述基于不可约三项式的有限域求逆器的求逆方法。本发明的基于不可约三项式的有限域求逆器在计算GF(2n)上的求逆上相对于现有的求逆器有着明显的速度优势。
- 一种单象限乘法器-201820421239.X
- 关灯景;甘耀东;唐春 - 四川君健万峰医疗器械有限责任公司
- 2018-03-27 - 2018-11-02 - G06F7/523
- 本实用新型公开了一种单象限乘法器，包括乘法单元和负载等效电阻，乘法单元包括运算放大器、第一电阻、第二电阻及光耦，第一电阻一端与运算放大器的同相输入端连接，其另一端作为第一信号输入端。第二电阻一端连接于第一电阻与运算放大器之间的线路上，其另一端接地，第二电阻的接地线路上设有第二信号输入端，运算放大器的输出端和反相输入端分别与光耦的正负输入端连接。乘法单元的数量为N个，N个乘法单元的光耦输出端串联，光耦串联极性一致，该串联支路两端分别接电源和地，负载等效电阻串接于该串联支路上。本实用新型使用元器件少，体积小，便于实现，成本和功耗低，抗干扰能力强，具有良好的电气隔离性能，进而便于推广应用。
- 模拟乘法器－累加器-201810179601.1
- 布伦特·布坎南;胡苗;约翰·保罗·斯特罗恩 - 慧与发展有限责任合伙企业
- 2018-03-05 - 2018-09-14 - G06F7/523
- 本发明涉及模拟乘法器－累加器。示例电子设备包括交叉杆阵列、行驱动器电路和交叉杆阵列的列线中的每一条的列输出电路。交叉杆阵列可以包括行线、列线和忆阻器，每个忆阻器连接在行线中的一条与列线中的一条之间。行驱动器电路可以分别在多个时间段期间将多个模拟电压施加到第一节点，并且针对行线中的每一条，基于数字输入向量在多个时间段中的一个期间选择性地将行线连接到第一节点。每个列输出电路可以包括积分电容器、由积分控制信号控制的开关以及电流镜像电路。电流镜像电路可以在开关闭合时，使得积分电流流向或流出积分电容器的电极，积分电流的大小反映在对应列线上流动的电流。积分控制信号可以在每一个时间段期间闭合开关指定时间量。
- 数据处理方法和设备-201780004422.8
- 仇晓颖;韩彬 - 深圳市大疆创新科技有限公司
- 2017-07-31 - 2018-08-31 - G06F7/523
- 一种数据处理电路，包括：计算单元，包括加法器和多个N位乘法器；输入单元，被配置为向所述乘法器提供输入；以及输出单元，被配置为输出所述计算单元的计算结果；其中，所述加法器包括N位加法器和2N位加法器，N＝2n，n为大于0的自然数。还提供了一种操作数据处理电路的方法以及相应的设备。
- 确定乘法器的方法及装置-201611220134.X
- 邓海;万维逸 - 航天信息股份有限公司
- 2016-12-26 - 2018-07-03 - G06F7/523
- 本发明实施例提供一种确定乘法器的方法及装置，属于数字信号处理技术领域。所述确定乘法器的方法包括：对N个二进制补码数进行多零化处理，得到对应的N个多零化目标数，所述N个二进制补码数与有限脉冲响应滤波器的N个非零滤波系数一一对应；根据对N个二进制补码数进行多零化处理后得到的所述N个多零化目标数，确定有限脉冲响应滤波器中的乘法器。所述方法将FIR滤波器的N个非零滤波系数分别对应的N个二进制补码数等值转换为对应的N个多零化目标数，从而相应地减少乘法器的使用数量，降低了资源开销，克服了现有技术中因非零系数未经过优化处理或优化处理效果不佳而使得乘法器的使用数量仍然较多，并由此导致的资源开销过大的问题。
- 微处理器集成电路的向量矩阵乘积加速器-201410151469.5
- 米卡埃尔·莫尔滕森 - 亚德诺半导体集团
- 2014-04-16 - 2018-05-04 - G06F7/523
- 在至少一个示例性实施例中，提供了一种微处理器电路，包括微处理器内核，其经由具有预定整数条（J）数据线的数据存储器总线与数据存储器连接；单端口数据存储器，其构造成以预定向量元顺序存储N元向量的向量输入元，并且构造成存储包括M列矩阵输入元和行矩阵输入元的M x N矩阵的矩阵输入元；向量矩阵乘积加速器，其包括构造成将所述N元向量与所述矩阵相乘以计算出M元合成向量的数据通路，所述向量矩阵乘积加速器输入/输出端口，其使所述数据存储器总线与所述向量矩阵乘积加速器连接；若干向量输入寄存器，其用于存储通过所述输入/输出端口接收的相应矩阵输入元。
- 基于向量指令的大整数乘法实现方法及装置-201410645961.8
- 林璟锵;赵原;荆继武;潘无穷;郑昉昱;向继 - 中国科学院数据与通信保护研究教育中心
- 2014-11-14 - 2018-02-27 - G06F7/523
- 一种基于向量指令的大整数乘法实现方法及装置，将大整数乘法的被乘数和乘数分别拆分为一个或多个向量长度整数，计算这些整数相乘，并对所有乘积求和；计算两个向量长度的整数相乘时，将所有向量乘法指令产生的积向量按照指定的次序组成两条加法进位链，利用带进位的向量加法指令，将每次向量相加产生的进位作为下一个向量加法指令的输入，消除链中所有加法进位，只产生两个加法进位，将其加回，得到两个向量长度整数的乘积。特别地，若被乘数和乘数的长度都小于向量长度的1/n，将n组整数相乘合并为一次向量长度整数相乘，计算吞吐量提升n倍。基于以上大整数乘法方法，还公开了一种基于Intel Xeon Phi协处理器的高速大整数乘法装置。本发明减少了大整数乘法需要的指令数，降低了计算延迟，提高了计算吞吐量。
- 实现基于蒙哥马利模乘的Tate对算法的电路-201510419816.2
- 李翔宇;马江莎 - 清华大学
- 2015-07-16 - 2018-02-16 - G06F7/523
- 本发明属于嵌入式系统的密码算法实现技术领域，尤其涉及一种基于三进制有限域蒙哥马利模乘的Tate对算法和实现该算法的硬件结构,包括将两个输入的椭圆曲线上的点P和R的X坐标和Y坐标分别由所定义的GF(3m)域上转换到蒙哥马利域；按照由GF(3m)上的乘法、加/减法和立方运算作为基本运算的MDL算法流程在蒙哥马利域上分别进行运算；再把计算结果从蒙哥马利域上转换回GF(36m)域上，再计算结果的33m‑1次模幂。硬件结构包括顶层处理器、控制器、三进制累加器、三进制乘法器、寄存器堆、SRAM；控制器控制三进制累加器和三进制乘法器的输入以及SRAM和寄存器堆的读写操作，从而控制整个电路的数据传输。
- 一种FPGA中DSP乘法器的复用算法-201710541469.X
- 谢小东;潘飞 - 电子科技大学
- 2017-07-05 - 2017-12-15 - G06F7/523
- 本发明提出了一种对FPGA中DSP slice乘法器的复用算法，当要进行乘法运算的因子相较于DSP乘法器的位宽较小时，将要进行运算的乘数按照一定的方式进行拼接，可以在一个时钟周期内使用一个DSP乘法器进行多组乘法运算，提高DSP的利用率，节省资源。
- 一种具有高精度低能耗特性的固定位宽乘法器-201510518528.2
- 贺雅娟;张子骥;李金朋;史兴荣;甄少伟;罗萍;张波 - 电子科技大学
- 2015-08-21 - 2017-09-01 - G06F7/523
- 本发明涉及集成电路技术领域，特别涉及一种高精度低能耗固定位宽乘法器。本发明的高精度固定位宽乘法器，包括CSD编码电路、高位部分积产生电路、低位补偿电路和部分积压缩电路，所述CSD编码电路的输入端接外部输入数据，其输出端接高位部分积产生电路和低位补偿电路；所述高位部分积产生电路接外部输入数据，其输出端接部分积压缩电路；所述低位补偿电路接外部输入数据，其输出端接部分积压缩电路；所述部分积压缩电路的输出端接外部输出数据。本发明的有益效果为，实现了具有低功耗和较高速度的固定位宽CSD乘法器，实现了具有高精度、低能耗的实用固定位宽乘法器设计。本发明尤其适用于低能耗固定位宽的高精度乘法实现。
- 一种具有高精度低复杂度特性的固定位宽乘法器-201510519739.8
- 贺雅娟;马斌;万立;刘增鑫;甄少伟;罗萍;张波 - 电子科技大学
- 2015-08-21 - 2017-09-01 - G06F7/523
- 本发明属于集成电路技术领域，具体的说涉及一种具有高精度低复杂度特性的固定位宽乘法器。本发明的固定位宽乘法器，包括波兹编码模块，部分积产生模块，部分积预处理模块，截断补偿模块，树形压缩模块和二进制加法器模块。波兹编码模块的输入端接外部输入数据，其输出端接部分积产生模块和部分积预处理模块；部分积产生模块外部输入数据，其输出端接部分积预处理模块、截断补偿模块和树形压缩模块；部分积预处理模块的输出端接截断补偿模块和树形压缩模块；所述截断补偿模块的输出端接树形压缩模块，所述树形压缩模块的输出端接加法器模块的输入端。本发明的有益效果为，适用于计算精度要求较高，但硬件复杂度要求较低的运算场景。
- 一种基于不可约三项式的有限域乘法器-201710236544.1
- 易海博;聂哲 - 深圳职业技术学院
- 2017-04-12 - 2017-08-04 - G06F7/523
- 本发明提出了一种基于不可约三项式的有限域乘法器，包括控制器、输入端口、输出端口、异或逻辑门阵列、与逻辑门阵列、不可约三项式矩阵、乘方模运算矩阵、与运算矩阵、异或运算矩阵、乘法运算矩阵；所述输入端口包括用于输入乘法运算数a(x)的端口和b(x)的端口、用于输入乘法运算所在GF(2n)大小的端口、用于输入时钟信号的端口；所述输出端口包括用于输出乘法运算结果c(x)的端口、用于输出运算是否在乘法器运算范围内的反馈信息的端口；所述控制器，包括相互连接的处理器和解析器，分别与其他部件相连；不可约三项式矩阵存储不同GF(2n)上的不可约三项式；与运算矩阵存储a(x)的各比特和b(x)的各比特之间的与运算结果。本发明在计算GF(2n)上的乘法上相对于现有的乘法器有着明显的速度优势。
- 一种掐头去尾电路-201310488789.5
- 雷绍充;王兴全 - 陕西万达信息工程有限公司
- 2013-10-17 - 2017-07-28 - G06F7/523
- 本发明公开了一种掐头去尾电路，适用于大数平方运算。包括2m位寄存器、m位Johnson右移计数器、m位Johnson左移计数器、两个m位与门网络，其中160≤m≤15360；第一m位与门网络的输入分别来自2m位寄存器的高m位和Johnson右移计数器的m位，输出为结果的高m位Q，Q为D触发器原码输出端输出端结果；第二m位与门网络的输入分别来自2m位寄存器的低m位和Johnson左移计数器的m位，输出为结果的低m位Q。本发明每经过一个时钟周期就可以去掉输入数据的最高位和最低位，可以逐步对2m位数据去头去尾，直至结果为0，从而优化平方运算的部分积，减少平方运算的时间。
- 一种可重构定浮点通用乘法器-201710189006.1
- 潘红兵;朱杏伟;李丽;王晨曦;王宇宣;秦子迪;陈金锐;李伟;何书专 - 南京大学
- 2017-03-27 - 2017-07-14 - G06F7/523
- 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
- 基于星载MIMO检测的抗辐射乘法器的设计方法-201410329426.1
- 王大鸣;王建辉;崔维嘉;杨旭辉;高山;王俊飞 - 中国人民解放军信息工程大学
- 2014-07-11 - 2017-02-15 - G06F7/523
- 本发明涉及一种基于星载MIMO检测的抗辐射乘法器的设计方法，含有如下步骤1将输入的两个N位宽的二进制数变成K位宽；2将两个K位宽的二进制数作为两个K位宽乘法器的输入，将两个N位宽的二进制数作为一个N位宽乘法器的输入；3分别提取两个K位宽乘法器的输出数据的高K位形成两个K位数据，将N位宽乘法器的输出数据的符号位和有效数据位的高K‑1位组成一个K位数据；然后，将这三个K位数据做三模冗余比较；4如果N位宽乘法器计算错误，则将K位宽乘法器的输出数据的最低位后面补N位0后作为整个抗辐射乘法器的输出数据；如果N位乘法器计算正确，则将其输出作为抗辐射乘法器的输出；本发明的资源占用率低、综合性能好。
- 专利分类
