[发明专利]具有SiGe沟道的pFET结分布的结构和方法有效
| 申请号： | 201180049254.7 | 申请日： | 2011-07-27 |
| 公开（公告）号： | CN103155123A | 公开（公告）日： | 2013-06-12 |
| 发明（设计）人： | K·任;W·K·亨森;梁玥;王新琳 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅;张宁 |
| 地址： | 美国纽*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种半导体结构，该半导体结构包括位于硅锗(SiGe)沟道14的表面上的p沟道场效应晶体管(pFET)器件，其中源极区域和漏极区域26的结分布是突变的。在本公开中通过在直接位于Si衬底12之上的SiGe沟道层14下方形成N或C掺杂的Si层16而提供pFET器件的突变源极/漏极结。因而提供如下结构，在该结构中N或C掺杂的Si层16(夹在SiGe沟道层与Si衬底之间)对于p型掺杂剂具有与下覆SiGe沟道层大致相同的扩散速率。由于N或C掺杂的Si层和上覆SiGe沟道层14对于p型掺杂剂具有基本相同的扩散率，并且由于N或C掺杂的Si层16阻止p型掺杂剂扩散到下覆Si衬底中，所以可以形成突变源极/漏极结。 | ||
| 搜索关键词： | 具有 sige 沟道 pfet 分布 结构 方法 | ||
【主权项】：
一种制造半导体结构的方法，包括：提供结构，所述结构包括Si衬底12、位于所述Si衬底的上表面上的N或C掺杂的Si层16和位于所述N或C掺杂的Si层的上表面上的SiGe沟道层14；在所述SiGe沟道层的上表面上形成pFET栅极堆叠18；以及通过p型掺杂剂的离子注入，在所述SiGe层的一部分中、在所述N或C掺杂的Si层16’的一部分中和在所述pFET栅极堆叠的占用区域处形成源极区域和漏极区域26，其中所述源极区域和所述漏极区域具有突变结分布。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180049254.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
