[发明专利]具有SiGe沟道的pFET结分布的结构和方法

说明书

技术领域

本公开涉及半导体结构及其制造方法。更具体而言，本公开涉及包括硅锗(SiGe)沟道的p沟道场效应晶体管(pFET)器件，其中源极区域和漏极区域的结分布是突变的。本公开还涉及制造这种pFET器件的方法。

背景技术

由于Si/SiGe异质结构金属氧化物半导体场效应晶体管(MOSFET)潜在的较高载流子迁移率、低成本和容易集成到当前MOSFET处理流程中，其开发已经得到激励。在Si衬底上外延生长的压应变SiGe可以用于创建两维空穴沟道，该两维空穴沟道具有较低有效质量，由此有助于增强迁移率。通过选择性带隙工程设计，可以生产赝晶SiGe沟道pMOSFET，其提供对于常规Si pMOSFET的较低空穴迁移率的优越替选方案。

常规SiGe沟道pMOSFET中的一个问题在于，在形成源极区域和漏极区域中使用的诸如硼之类的p型掺杂剂在SiGe中比在Si中扩散得更慢。如此，与在常规Si MOSFET中相比，在下覆Si区中的源极区域和漏极区域的结损害更多并且给定量的结/栅极重叠更深，由此使得短沟道效应恶化。

对于该问题的潜在解决方案是，在Si衬底的顶部上生长极厚SiGe沟道。然而这样的解决方案不可行，因为将在SiGe层中形成增加数量的失配错位缺陷，而这继而将使得pMOSFET器件的性能恶化。

发明内容

提供一种包括位于硅锗(SiGe)沟道表面上的p沟道场效应晶体管(pFET)器件的半导体结构，其中源极区域和漏极区域的结分布是突变的。在整个本公开中使用术语“突变”来表示其中硅衬底中的掺杂剂浓度等于或小于该表面中的SiGe半导体沟道中的掺杂剂浓度的结分布。突变源极/漏极结继而提供短沟道效应的改进控制。

本公开中通过直接在位于Si衬底上方的SiGe沟道层下方形成N或C掺杂的Si层来提供用于pFET器件的突变源极/漏极结。因而提供其中N或C掺杂的Si层(夹在SiGe沟道层和Si衬底之间)与上覆SiGe沟道层对于p型掺杂剂具有大致相同扩散速率的结构。由于N或C掺杂的Si层和上覆SiGe沟道层对于p型掺杂剂具有基本相同的扩散率，并且由于N或C掺杂的Si层阻止p型掺杂剂扩散到下覆Si衬底中，所以可以形成突变源极/漏极结。在包括位于Si衬底上且与Si衬底直接接触的SiGe沟道层的现有技术结构中，形成掩埋的源极/漏极结，该掩埋的源极/漏极结在栅极下方侵占更多并且更深地侵占到Si衬底中。

除了提供具有突变源极/漏极结分布的pFET器件之外，N或C掺杂的Si层还有助于控制pFET器件的阈值电压衰减。在没有突变结的情况下，由于更靠近于下覆SiGe沟道的源极/漏极结，pFET的器件泄漏增加。更靠近于结导致不太受栅极电极控制的更高次阈值泄漏，并且因此使得pFET器件的短沟道控制退化。

在本公开的一个方面中，提供一种形成包括位于SiGe沟道表面上的pFET器件的半导体结构的方法。该方法包括提供包括Si衬底、位于Si衬底的上表面上的N或C掺杂的Si层和位于N或C掺杂的Si层的上表面上的SiGe沟道层。至少包括栅极介电层和栅极导体的pFET栅极堆叠形成在SiGe沟道层的上表面上。然后通过p型掺杂剂的离子注入将均具有突变结的源极区域和漏极区域在pFET栅极堆叠的占用区域处形成到该结构中。

在本公开的另一方面中，提供一种形成包括位于SiGe沟道的表面上的pFET器件的半导体结构的方法，其包括提供如下结构，该结构包括位于Si衬底的表面上的SiGe沟道层。然后在SiGe沟道层的一部分上形成pFET栅极堆叠。接下来，执行晕圈离子注入工艺，其中与晕圈离子共同注入N或C以在Si衬底的上部区域处并且在pFET栅极堆叠的占用区域处形成N或C掺杂的Si层。然后通过p型掺杂剂的离子注入，在SiGe层的一部分和N或C掺杂的Si层的一部分以及在pFET栅极堆叠的占用区域处形成源极区域和漏极区域，其中源极区域和漏极区域具有突变结分布。

在本公开的又一方面中，提供半导体结构，其包括Si衬底、位于所述Si衬底的上表面上的N或C掺杂的Si层、位于所述N或C掺杂的Si层的上表面上的SiGe沟道层、位于SiGe沟道层的上表面上的pFET栅极堆叠以及源极区域和漏极区域，所述源极区域和漏极区域中的每一个位于SiGe层的一部分、所述N或C掺杂的Si层的一部分以及所述pFET栅极堆叠的占用区域内，并且所述源极区域和漏极区域中的每一个包括突变结。

附图说明

图1是图示可以在本公开的一个实施例中采用的包括Si衬底的初始结构的图片图示(通过截面图)。