[发明专利]半导体器件及其制造方法

摘要

本发明提供一种半导体器件及其制造方法，其不增加工序数、成本就形成了可靠性高的高耐压p沟道型晶体管。上述半导体器件包括：半导体衬底(SUB)，其具有主表面且在内部具有p型区域；p型阱区域(PLD)，其配置在p型区域(PSR)上且在主表面上，具有用于取出漏电极(DR)的第一p型杂质区域(PR)；n型阱区域(NWR)，其配置成在沿着主表面的方向上与p型阱区域(PLD)相接，具有用于取出源电极(SO)的第二p型杂质区域(PR)；栅电极(GE)，其在沿着主表面的方向上，配置在第一p型杂质区域(PR)与第二p型杂质区域(PR)之间；以及p型埋入沟道(PPR)，其配置在n型阱区域(NWR)上，沿着主表面延伸。上述n型阱区域(NWR)与述p型阱区域(PLD)的边界部配置在与栅电极(GE)的靠近第一p型杂质区域(PR)一侧的端部相比更靠近第一p型杂质区域(PR)的位置上。

主权项

一种半导体器件，其具备高耐压p沟道型晶体管，在该半导体器件中，上述高耐压p沟道型晶体管包括：半导体衬底，其具有主表面且在内部具有p型区域；p型阱区域，其配置在上述p型区域上且在上述主表面上，具有用于取出漏电极的第一p型杂质区域；n型阱区域，其配置成在沿着上述主表面的方向上与上述p型阱区域相接，具有用于取出源电极的第二p型杂质区域；栅电极，其在沿着上述主表面的方向上，配置在上述第一p型杂质区域与上述第二p型杂质区域之间；以及p型埋入沟道，其配置在上述n型阱区域上，沿着上述主表面延伸，其中，上述n型阱区域与上述p型阱区域的边界部配置在与上述栅电极的靠近上述第一p型杂质区域一侧的端部相比更靠近上述第一p型杂质区域的位置上。