[发明专利]用于半导体存储器中的时序控制的数字DLL有效
| 申请号： | 201110382498.9 | 申请日： | 2011-11-24 |
| 公开（公告）号： | CN102693752A | 公开（公告）日： | 2012-09-26 |
| 发明（设计）人： | 谢尔吉·罗曼诺夫斯基 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076 |
| 代理公司： | 北京德恒律师事务所 11306 | 代理人： | 陆鑫;房岭梅 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器，包括被配置为基于时钟信号生成时间码的延迟锁定环(DLL)。多个存储器件与DLL相连接。多个存储器件中的每一个都被配置为生成内部控制信号，该内部的控制信号用于基于从DLL中接收的时间码来操作存储器阵列。本发明还提供了一种用于半导体存储器中的时序控制的数字DLL。 | ||
| 搜索关键词： | 用于 半导体 存储器 中的 时序 控制 数字 dll | ||
【主权项】：
一种半导体存储器，包括：延迟锁定环(DLL)，被配置为基于时钟信号生成至少一个时间码；以及至少一个存储器件，与所述DLL相连接，所述存储器件包括：解码器，被配置为从所述DLL接收所述至少一个时间码；至少一个延迟元件，被配置为从所述解码器接收经过解码的时间码，并且提供相位延迟信号作为响应，相位多路复用器/混频器电路，被配置为基于所述时钟信号以及从所述至少一个延迟元件接收到的所述相位延迟信号生成控制信号，以及存储器阵列，被配置为从所述相位混频器电路中接收所述控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110382498.9/，转载请声明来源钻瓜专利网。
