[发明专利]具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元

摘要

一种非易失性存储器单元包括具有顶面的第一导电类型的半导体衬底；所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；所述第一区域与所述第二区域之间的沟道区；字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻；定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有非平坦轮廓上表面；定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅；以及定位成与所述浮栅的第二侧壁相邻的擦除栅。

主权项

一种非易失性存储器单元，包括：具有顶面的第一导电类型的半导体衬底；所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；所述第一区域与所述第二区域之间的沟道区；字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻，所述字线栅通过第一绝缘层与所述沟道区间隔开；定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有通过第二绝缘层与所述沟道区分隔的下表面以及与所述下表面相对的上表面；所述浮栅具有与所述字线栅相邻但分隔的第一侧壁以及与所述第一侧壁相对的第二侧壁，其中所述上表面具有从所述第一侧壁到所述第二侧壁的非平坦轮廓；定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅，所述耦合栅具有下表面，所述下表面的轮廓沿用所述浮栅的所述上表面的轮廓；以及定位成与所述浮栅的第二侧壁相邻的擦除栅，所述擦除栅定位在所述第二区域之上并且与其绝缘。