[发明专利]半导体器件的制作方法有效
申请号: | 201110242462.0 | 申请日: | 2011-08-23 |
公开(公告)号: | CN102956557A | 公开(公告)日: | 2013-03-06 |
发明(设计)人: | 鲍宇;邓浩;张彬;平延磊 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/265 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;顾珊 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种半导体器件的制作方法,包括:a)提供半导体衬底,半导体衬底上形成有位于NMOS区域的第一栅极和位于PMOS区域的第二栅极;b)在NMOS区域和PMOS区域形成侧墙氧化物层和位于侧墙氧化物层上的高应力氮化物层;c)在PMOS区域的高应力氮化物层中掺杂锗;d)对高应力氮化物层进行刻蚀,以在第一栅极和第二栅极的两侧形成侧墙;以及e)执行退火工艺。本发明在减少工艺步骤的前提下,提高了NMOS区域中沟道区域的载流子迁移率,改善了NMOS器件的电学性能,并且不会对PMOS器件的电学性能产生影响。此外,由于根据本发明的方法未对高应力氮化物层分别进行刻蚀,因此保证其在NMOS区域和PMOS区域的厚度相同,进而避免对后续工艺产生不利影响。 | ||
搜索关键词: | 半导体器件 制作方法 | ||
【主权项】:
一种半导体器件的制作方法,包括:a)提供半导体衬底,所述半导体衬底上形成有位于NMOS区域的第一栅极和位于PMOS区域的第二栅极;b)在所述NMOS区域和所述PMOS区域形成侧墙氧化物层和位于所述侧墙氧化物层上的高应力氮化物层;c)在所述PMOS区域的高应力氮化物层中掺杂锗;d)对所述高应力氮化物层进行刻蚀,以在所述第一栅极和所述第二栅极的两侧形成侧墙;以及e)执行退火工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110242462.0/,转载请声明来源钻瓜专利网。
- 上一篇:光伏组件的接线盒
- 下一篇:半导体装置及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造