[发明专利]一种双晶体管零电容动态RAM的制备方法有效

专利信息
申请号: 201110163852.9 申请日: 2011-06-17
公开(公告)号: CN102420192A 公开(公告)日: 2012-04-18
发明(设计)人: 黄晓橹;颜丙勇;陈玉文;邱慈云 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/8242 分类号: H01L21/8242;H01L21/84;H01L21/266
代理公司: 上海新天专利代理有限公司 31213 代理人: 王敏杰
地址: 201210 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种双晶体管零电容动态RAM的制备方法,本发明的目的是提供一种具有可制造性设计的基于绝缘体上硅的后栅极工艺制造的双晶体管零电容动态RAM的制备方法,在工艺上通过自对准有效实现不同于常规CMOS工艺的T1源漏与栅极有较大的交叠Overlap和T2源漏与栅极有较大的距离Underlap特性,适用于45nm以下的采用后栅极工艺的高介电常数氧化层金属栅的集成电路制备中,具体通过离子注入调节T1和T2的栅靠近源和漏处的功函数,或者栅下靠近源极和漏极的沟道区域的掺杂类型,使得T1的沟道区域中靠近源极和漏极的沟道区域在不加栅压情况下反型为与源漏区相同类型,并使得T2的源极和漏极的栅下扩散区域在不加栅压情况下反型为与源漏区相反类型。
搜索关键词: 一种 双晶 体管零 电容 动态 ram 制备 方法
【主权项】:
一种双晶体管零电容动态RAM的制备方法,其中的双晶体管为形成在共同衬底上的两个级联MOS晶体管T1和T2,其特征在于,包括前备工序,所述前备工序包括:在T1和T2各自源漏极间的沟道表面分别形成有薄氧化层;在薄氧化层上方通过附加样本栅湿回蚀分别形成有T1和T2各自的栅极沟槽,并分别在T1和T2各自的栅极沟槽中形成有高介电层和其上方的金属氧化物介电材料层;通过T1、T2各自栅极沟槽的开口,通过离子注入分别改变T1、T2所包含的金属氧化物电介材料层靠近源极和漏极的两端的功函数,以使T1沟道区域中靠近源极和漏极的区域在不加栅压情况下反型为与源漏区相同的掺杂类型,T2沟道区域中靠近源极和漏极的区域在不加栅压情况下反型为与源漏区相反的掺杂类型。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110163852.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top