[发明专利]半导体器件的制造方法有效
申请号: | 201010518064.2 | 申请日: | 2010-10-20 |
公开(公告)号: | CN102044494A | 公开(公告)日: | 2011-05-04 |
发明(设计)人: | 饭田伊豆雄 | 申请(专利权)人: | 三洋电机株式会社;三洋半导体株式会社 |
主分类号: | H01L21/82 | 分类号: | H01L21/82 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周国城 |
地址: | 日本国大阪府守*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种半导体器件的制造方法,将MOS晶体管及电阻元件等具备于一个半导体衬底上,目的在于减少掩模片数及制造步骤数目。本发明的半导体器件的制造方法,是于NMOS形成区域10A通过第一离子注入步骤,在P型井11A中形成沟道阻挡层14A。然后,通过第二离子注入步骤,在P型井11A中形成穿透防止层13A。另一方面,于第一高电阻元件形成区域10C、第二高电阻元件形成区域10D使用所述第一及第二离子注入,于N型井11C中形成电阻层15C,并于N型井11D中形成电阻层15D。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
一种半导体器件的制造方法,将第一导电沟道型的MOS晶体管及电阻元件具备于一个半导体衬底上,其特征在于,包括下列步骤:第一元件分离膜形成步骤,于所述半导体衬底上形成用以将第一导电沟道型MOS晶体管从其他元件电性分离的第一元件分离膜;第一离子注入步骤,形成防止于所述第一元件分离膜下方的所述半导体衬底的表面形成沟道的第一沟道阻挡层;以及第二离子注入步骤,形成防止所述第一导电沟道型MOS晶体管的穿透的第一穿透防止层;并且利用所述第一及第二离子注入步骤,形成所述电阻元件的电阻层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社;三洋半导体株式会社,未经三洋电机株式会社;三洋半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010518064.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造