[发明专利]半导体装置及其制造方法有效
| 申请号： | 201010283375.5 | 申请日： | 2010-09-15 |
| 公开（公告）号： | CN102169897A | 公开（公告）日： | 2011-08-31 |
| 发明（设计）人： | 池田圭司;手塚勉 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/417 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 杨谦;胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明谋求对隧道FET的阈值偏差的抑制。本发明是一种半导体装置，具有：隔着栅绝缘膜(21)形成在Si1-xGex(0＜x≤1)的第一半导体层(13)上的栅极(22)；由以Ge为主要成分的第二半导体与金属的化合物形成的源极(24)；由第一半导体与金属的化合物形成的漏极(25)；以及形成在源极(24)与第一半导体层(13)之间Si薄膜(26)，源极(24)的栅侧端部与漏极(25)的栅侧端部相对于栅极(22)处于非对称的位置关系，漏极(25)的栅侧的端部比源极(24)的栅侧的端部更向栅外侧方向远离栅极(22)的端部。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种半导体装置，其特征在于，具有：栅极，隔着栅绝缘膜形成在Si1‑xGex的第一半导体层上，其中，0＜x≤1；源极，形成在夹着上述第一半导体层的至少表面部的2个区域的一个上，并且由以Ge为主要成分的第二半导体与金属的化合物形成；漏极，形成在夹着上述第一半导体层的至少表面部的2个区域的另一个上，并且由上述第一半导体与上述金属的化合物形成；Si薄膜，形成在上述源极与上述第一半导体层之间，上述源极的栅侧的端部与上述漏极的栅侧的端部相对于上述栅极处于非对称的位置关系，上述漏极的栅侧的端部与上述源极的栅侧的端部相比，从上述栅极的端部向栅外侧方向更加远离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010283375.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
