[发明专利]非易失性存储设备以及含有此设备的存储系统有效
| 申请号： | 201010109501.5 | 申请日： | 2010-02-03 |
| 公开（公告）号： | CN101814319A | 公开（公告）日： | 2010-08-25 |
| 发明（设计）人： | 金寿翰;金大汉 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02;G11C16/06;G11C16/08 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 钱大勇 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储设备，包括：单元阵列，含有被排列在字线和位线的交叉点上的存储单元；地址译码器，被配置为根据地址选择一个字线；写电路，被配置为将编程数据写入与所选择字线相连的存储单元；以及控制电路，被配置为控制地址译码器和写电路，以便在写操作期间顺序地执行多个条带编程(写)操作，其中，所述控制电路进一步被配置为在每个条带写操作期间选择下一个条带写操作的最优写条件。将多个可利用的写条件作为微调信息存储在多个寄存器中。所述控制电路选择存储有信息的所述寄存器，以便在最优写条件下进行编程。 | ||
| 搜索关键词： | 非易失性 存储 设备 以及 含有 存储系统 | ||
【主权项】：
一种非易失性存储设备，包括：单元阵列，含有被排列在字线和位线交叉点上的存储单元；地址译码器，被配置为根据地址选择一个字线；写电路，被配置为将编程数据写入与所选择字线相连的存储单元；以及控制电路，被配置为控制地址译码器和写电路以便在写操作期间顺序地执行多个条带写操作；其中，所述控制电路进一步被配置为在每个写操作期间选择下一个条带写操作的写条件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010109501.5/，转载请声明来源钻瓜专利网。
