[发明专利]非易失性存储设备以及含有此设备的存储系统

权利要求书

1.一种非易失性存储设备，包括：

单元阵列，含有被排列在字线和位线交叉点上的存储单元；

地址译码器，被配置为根据地址选择字线之一；

写电路，被配置为将编程数据写入与所选择字线相连的存储单元；以及

控制电路，被配置为控制地址译码器和写电路以便在写操作期间顺序地 执行多个条带写操作；

其中，所述控制电路进一步被配置为在每个写操作期间选择下一个条带 写操作的写条件，

其中，根据所存储的用于控制写条件的微调信息来执行多个条带写操作 的每一个操作，

其中，所述控制电路包括：

微调块，包含多个条带寄存器，每个条带寄存器存储微调信息；以及

选择器，被配置为为条带写操作选择存储所述微调信息的微调块的多个 条带寄存器中的一个，

其中，根据验证操作的结果来选择存储微调信息的条带寄存器。

2.根据权利要求1所述的非易失性存储设备，其中，每个条带寄存器 的微调信息包含指示条带寄存器允许/禁止的数据。

3.根据权利要求1所述的非易失性存储设备，其中，利用多个验证电 平来执行所述验证操作。

4.根据权利要求3所述的非易失性存储设备，其中，所述验证操作被 用于检测阈值电压分布宽度。

5.根据权利要求1所述的非易失性存储设备，其中，在多个条带写操 作的每个中判断下一个被编程的单元是否存在。

6.根据权利要求1所述的非易失性存储设备，其中，当在条带写操作 中没有选择写条件时，所述控制电路使用缺省的写条件。

7.一个存储系统，包括：

非易失性存储设备；以及

存储控制器，被配置为控制非易失性存储设备，

其中，所述非易失性存储设备包括：

单元阵列，含有被排列在字线和位线的交叉点上的存储单元；

地址译码器，被配置为根据地址选择字线之一；

写电路，被配置为将编程数据写入与所选择字线相连的存储单元；以及

控制电路，被配置为控制地址译码器和写电路，以便在写操作期间顺序 地执行多个条带写操作，

其中，所述控制电路被配置为在条带写操作期间选择下一个条带写操作 的写条件，

其中，根据所存储的用于控制写条件的微调信息来执行多个条带写操作 的每一个操作，

其中，所述控制电路包括：

微调块，包含多个条带寄存器，每个条带寄存器存储微调信息；以及

选择器，被配置为为条带写操作选择存储所述微调信息的微调块的多个 条带寄存器中的一个，

其中，根据验证操作的结果来选择存储微调信息的条带寄存器。