[发明专利]电子电路的形成方法有效
| 申请号： | 200980152968.3 | 申请日： | 2009-12-22 |
| 公开（公告）号： | CN102265712A | 公开（公告）日： | 2011-11-30 |
| 发明（设计）人： | 山西敬亮;神永贤吾;福地亮 | 申请（专利权）人： | 吉坤日矿日石金属株式会社 |
| 主分类号： | H05K3/06 | 分类号： | H05K3/06;C23C28/00;C23F1/02;C25D7/06;H05K3/24 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 谢丽娜;关兆辉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电子电路的形成方法，在压延铜箔或电解铜箔的蚀刻面一侧形成镍或镍合金层后，在该树脂基板上粘贴该压延铜箔或电解铜箔，形成覆铜层压板，接着附加用于在铜箔上形成电路的抗蚀图案，进一步使用由氯化铁溶液构成的蚀刻液，去除附加了上述抗蚀图案的部分以外的覆铜层压板上的铜箔、镍或镍合金层的不必要的部分，并进行抗蚀去除，进一步通过软蚀刻去除残留的镍或镍合金层，形成铜的电路间的空间具有铜的厚度的2倍以上的宽度的电路，其课题在于，形成电路宽度平均的电路，提高图案抗蚀的抗蚀性，防止短路、电路宽度不良的发生。 | ||
| 搜索关键词： | 电子电路 形成 方法 | ||
【主权项】：
一种电子电路的形成方法，通过对覆铜层压板进行蚀刻形成电子电路，其特征在于，在由压延铜箔或电解铜箔构成的铜层的蚀刻面一侧形成镍或镍合金的蚀刻速度慢的层之后，将上述铜层的非蚀刻侧的面粘贴到树脂基板上，形成覆铜层压板，接着在形成铜层及镍或镍合金层的基础上附加电路形成用的抗蚀图案，进一步使用由氯化铁溶液构成的蚀刻液，去除附加了上述抗蚀图案的部分以外的覆铜层压板上的上述铜层及镍或镍合金层的不必要部分，接着进行抗蚀去除，进一步通过软蚀刻去除残留的镍层，形成电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉坤日矿日石金属株式会社，未经吉坤日矿日石金属株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980152968.3/，转载请声明来源钻瓜专利网。
