[发明专利]半导体装置的制造方法无效
申请号: | 200910207327.5 | 申请日: | 2009-10-26 |
公开(公告)号: | CN101728278A | 公开(公告)日: | 2010-06-09 |
发明(设计)人: | 須沢英臣;笹川慎也;村冈大河;伊藤俊一;细羽幸 | 申请(专利权)人: | 株式会社半导体能源研究所 |
主分类号: | H01L21/34 | 分类号: | H01L21/34;H01L21/84;G03F1/00 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 刘倜 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的一个目的在于通过缩减曝光掩模数简化光刻工序,以低成本且高生产率地制造具有氧化物半导体的半导体装置。在具有沟道蚀刻结构的反交错型薄膜晶体管的半导体装置的制造方法中,使用由透过的光成为多个强度的曝光掩模的多级灰度掩模形成的掩模层进行氧化物半导体膜以及导电膜的蚀刻工序。在蚀刻工序中,第一蚀刻工序采用使用蚀刻液的湿蚀刻,而第二蚀刻工序采用使用蚀刻气体的干蚀刻。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
一种半导体装置的制造方法,包括如下步骤:在具有绝缘表面的衬底上形成栅电极层;在所述栅电极层上层叠栅极绝缘层、氧化物半导体膜以及导电膜;在所述栅极绝缘层、所述氧化物半导体膜以及所述导电膜上形成第一掩模层;使用所述第一掩模层在第一蚀刻工序中对所述氧化物半导体膜以及所述导电膜进行蚀刻,以形成氧化物半导体层以及导电层;对所述第一掩模层进行灰化形成第二掩模层;以及使用所述第二掩模层在第二蚀刻工序中对所述氧化物半导体层以及所述导电层进行蚀刻,以形成具有凹部的氧化物半导体层、源电极层以及漏电极层,其中,所述第一掩模层使用曝光掩模形成,并且,在所述第一蚀刻工序中使用利用蚀刻液的湿蚀刻,并且,在所述第二蚀刻工序中使用利用蚀刻气体的干蚀刻,并且,在所述具有凹部的氧化物半导体层中,包含其厚度薄于与所述源电极层或所述漏电极层重叠的区域的厚度的区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910207327.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造