[发明专利]半导体元件的制造方法有效

专利信息
申请号: 200910175116.8 申请日: 2009-09-16
公开(公告)号: CN101714526A 公开(公告)日: 2010-05-26
发明(设计)人: 钟昇镇;郑光茗;庄学理 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L21/28
代理公司: 隆天国际知识产权代理有限公司 72003 代理人: 姜燕;陈晨
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体元件的制造方法,包括提供基底,依序形成高介电常数层及半导体层,移除部分半导体层,其在第一区及第二区分别具有第一及第二厚度,形成硬掩模层,将硬掩模层、半导体层、及高介电常数层图案化以于第一区及第二区分别形成第一栅极结构及第二栅极结构,于基底上形成层间介电层,进行研磨,大抵停止在第一栅极结构的半导体层,自第一栅极结构移除半导体层而形成第一沟槽,第二栅极结构的硬掩模层保护其下的半导体层,以第一金属层填充第一沟槽,自第二栅极结构移除硬掩模层及半导体层而形成第二沟槽,以及以第二金属层填充第二沟槽。本发明包括沟槽结构,其可避免或减少于“栅极最后”工艺中形成金属栅极所遭遇的风险。
搜索关键词: 半导体 元件 制造 方法
【主权项】:
一种半导体元件的制造方法,包括:提供一半导体基底;于该半导体基底上形成一高介电常数层;于该高介电常数层上形成一半导体层;移除该半导体层的一部分,使该半导体层在一第一区中具有一第一厚度,且该半导体层在一第二区中具有一第二厚度,该第二厚度低于该第一厚度;于该半导体层上形成一硬掩模层;将该硬掩模层、该半导体层、及该高介电常数层图案化以于该第一区中形成一第一栅极结构,及于该第二区中形成一第二栅极结构;于该第一及第二栅极结构上形成一层间介电层;在该层间介电层上进行一第一化学机械研磨,该第一化学机械研磨大抵停止在该第一栅极结构的该半导体层;自该第一栅极结构移除该半导体层而形成一第一沟槽,其中该第二栅极结构的该硬掩模层保护该第二栅极结构的该半导体层;形成一第一金属层以填充该第一沟槽;自该第二栅极结构移除该硬掩模层及该半导体层而形成一第二沟槽;以及形成一第二金属层以填充该第二沟槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910175116.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top