[发明专利]配线电路基板及其制造方法

摘要

本发明提供配线电路基板及其制造方法。在绝缘层的一面的大致中央部设置有安装区域。在绝缘层的另一面上设置有金属层。以横穿与安装区域重合的金属层的区域(安装相对区域)并且分割金属层的方式形成有狭缝。通过狭缝被分割得到的金属层的多个区域(大区域)分别包含安装相对区域的一部分的区域(小区域)。各大区域的面积与包含在该大区域中的小区域的面积对应地被设定。具体而言，相对于安装相对区域的整个面积具有A(％)的面积的小区域包含在相对于金属层的整个面积具有(A±δ)(％)的面积的大区域中。此处，δ是允许误差范围，允许误差范围δ在(A×0.3)以下。

主权项

1.一种配线电路基板，其安装有电子部件，该配线电路基板的特征在于，包括：基底绝缘层；在所述基底绝缘层的一面上形成的、具有将要与所述电子部件电连接的端子部的导体图案；盖绝缘层，其具有露出所述导体图案的所述端子部的开口部，除所述开口部以外，以覆盖所述导体图案的方式形成在所述基底绝缘层的一面上；和形成在所述基底绝缘层的另一面上的金属层，其中，所述金属层包括：与所述盖绝缘层的所述开口部重合的开口部相对区域；和包含所述开口部相对区域且大于所述开口部相对区域的应力缓和区域，以将所述开口部相对区域分割为多个小区域，并将所述应力缓和区域分割为分别包含所述小区域的多个大区域的方式在所述金属层中形成有一个或多个狭缝，在令一个所述小区域的面积相对于所述开口部相对区域的整体面积的比率为A％的情况下，包含所述一个小区域的所述大区域的面积相对于所述应力缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下，且所述α为(A×0.3)以下。