[发明专利]一种基于FPGA实现的分数分频方法以及分数分频器有效
| 申请号： | 200910108891.1 | 申请日： | 2009-08-11 |
| 公开（公告）号： | CN101997540A | 公开（公告）日： | 2011-03-30 |
| 发明（设计）人： | 李永利;凡峻;张科孟 | 申请（专利权）人： | 深圳市英威腾电气股份有限公司 |
| 主分类号： | H03K23/68 | 分类号： | H03K23/68 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 何青瓦;李庆波 |
| 地址： | 518055 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于FPGA实现的分数分频方法以及分数分频器，所述分数分频器包括频率值确定单元，误差初始化单元，误差判定单元，误差更新单元，时钟产生单元；其中，输入时钟到频率值确定单元后，频率值确定单元经过对输入时钟的分析，确定出输入时钟的频率，根据需要分频得到的时钟频率值f2确定输入时钟的频率值f1，f1和f2，初始化后的误差进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。在下一个输入时钟周期进行误差的更新，误差更新之后，进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。该分数分频器结构简单、噪声小、占空比均匀、时钟相位抖动小、占用FPGA资源量少。 | ||
| 搜索关键词： | 一种 基于 fpga 实现 分数 分频 方法 以及 分频器 | ||
【主权项】：
一种基于FPGA实现的分数分频方法，其特征在于，包括步骤：a)获取输入时钟信号；b)侦测所述时钟信号的频率值；c)根据输出时钟频率要求的最小分辨率为单位确定输入时钟频率值f1和输出分频时钟频率值f2。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市英威腾电气股份有限公司，未经深圳市英威腾电气股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910108891.1/，转载请声明来源钻瓜专利网。
- 上一篇：通信设备、通信系统及用于通信的方法
- 下一篇：差压变送器精度现场检测方法
- 同类专利
- 一种基于GaAs HBT工艺的多模分频器-201811564888.6
- 夏鑫淋;程序;陈凤军;韩江安;张亮;罗显虎;邓贤进 - 中国工程物理研究院电子工程研究所
- 2018-12-20 - 2019-05-28 - H03K23/68
- 本发明公开了一种基于GaAs HBT工艺的多模分频器，包括n级级联的双模÷2/3单元，每一级都相同，前级的时钟输出信号作为次级的时钟输入信号，次级的模式输出信号作为前级的模式控制输入信号；第一级的时钟输入信号从外部输入，第一级的模式输出信号接外部；第n级的模式控制输入信号从外部输入，第n级的时钟输出信号接外部。本发明采用GaAs HBT工艺设计，双模÷2/3单元包括四个触发器和三个或门，能减小传输延迟而提升分频器的工作速率；主从触发器的结构采用单电源供电，能极大地减小分频器的功耗，同时可减小芯片的面积和增加输出信号的稳定性；本发明能很好的用于GaAs HBT工艺下的捷变频和小数分频源中。
- 使用延迟锁相环的本地振荡器信号生成-201810964900.6
- E·特洛弗茨 - 高通股份有限公司
- 2014-12-12 - 2019-01-04 - H03K23/68
- 公开了一种时钟生成电路，其可以用相对不易受VCO拉频影响的方式生成多个相位延迟信号。该时钟生成电路可包括：用以生成振荡信号的电路；用以生成其频率等于该振荡信号的频率的1/(n+0.5)倍的RF信号的分频器，其中，n是大于或等于1的整数值且n+0.5是非整数值；以及用以生成多个本地振荡器信号的DLL电路，其中这些本地振荡器信号相对于彼此相位延迟。
- 基于CPLD的光电码盘正交脉冲任意小数分频方法-201510884407.X
- 张明玉 - 天津凌浩科技有限公司
- 2015-12-03 - 2016-05-04 - H03K23/68
- 一种基于CPLD的光电码盘正交脉冲任意小数分频方法，它涉及一种光电码盘正交脉冲任意小数分频方法，具体涉及一种基于CPLD的光电码盘正交脉冲任意小数分频方法。本发明为了解决现有基于FPGA的任意数值分频器实现方法在实现过程中消耗了大量的逻辑资源，且增加了操作复杂性和资源消耗的问题。本发明的步骤为：读取存储在E2PROM里的分频比值；伺服系统主控单元DSP在每个位置环周期内通过QEP模块对码盘脉冲进行4倍频计数及方向鉴定；CPLD在接收伺服系统主控单元DSP传输来的分频信息后。本发明属于计算机软件领域。
- 一种基于FPGA/CPLD的任意分数分频器实现方法-201310139543.7
- 陶涛;申建广;梅雪松;许睦旬;张东升;彭志会 - 西安交通大学
- 2013-04-19 - 2013-08-28 - H03K23/68
- 本发明公开了一种基于FPGA/CPLD的任意分数分频器实现方法，包括以下步骤：1）向Error寄存器和脉冲输出选择器输入频率为fin的时钟信号；2）当时钟信号的上升沿来时，将Error寄存器的Err值与Q进行比较，当Err值小于Q时，则不进行脉冲输出，此时Err值进行P的累加，然后继续判断Error寄存器的值Err+P-Q是否大于等于零；其中，P
- 基于CPLD的光电码盘正交脉冲任意小数分频系统及方法-201110444701.0
- 杨明;徐殿国;刘可述;牛里 - 哈尔滨工业大学
- 2011-12-27 - 2012-04-11 - H03K23/68
- 基于CPLD的光电码盘正交脉冲任意小数分频系统及方法，属于交流伺服系统技术领域，具体涉及一种基于CPLD的光电码盘正交脉冲任意小数分频系统和方法。为了解决现有的分频系统消耗硬件资源、操作复杂并且可能产生毛刺的问题。本发明的任意小数分频系统包括CPLD、DSP和SPI总线，CPLD包括SPI总线模块和正交脉冲分频模块，DSP包括SPI串行输出口和QEP正交编码输入口。本发明的任意小数分频方法，具体为：DSP对光电码盘脉冲进行计数，根据该计数值和设定的分频比计算分频后脉冲的相关信息；通过SPI数据总线将数据传输给CPLD；CPLD根据接收的数据信息产生正交脉冲，完成分频过程。用于交流伺服系统中。
- 基于FPGA实现伺服驱动器的任意数分频方法及任意数分频器-201110328629.5
- 李永利 - 深圳市三艾科技有限公司
- 2011-10-26 - 2012-03-28 - H03K23/68
- 一种基于FPGA实现伺服驱动器的任意数分频方法及任意数分频器，其方法包括对A相、B相反馈脉冲信号滤波；对滤波后的A相、B相信号正交脉冲解码，并输出正交脉冲方向和正交解码脉冲；根据正交脉冲方向和正交解码脉冲计数；把计数值与分频比的分子相乘，并存入被除数寄存器，把分频比的分母存入除数寄存器；调用除法器，把商值存入寄存器；将商值与该商值前面相邻的商值相比较，判断所得商值是否发生变化，如果该商值变化，输出脉冲置高电平；如果该商值没有变化，输出脉冲置低电平；把输出脉冲和正交脉冲方向输入到脉冲发生器，脉冲发生器产生分频后的脉冲。本方法具有占用资源少，能够精确跟踪两路编码器反馈脉冲的频率，脉冲数，脉冲相位等。
- 多相位信号产生装置-200910220807.5
- 杨子震 - 联咏科技股份有限公司
- 2009-11-06 - 2011-05-11 - H03K23/68
- 本发明提供一种多相位信号产生装置，包括除频器以及N个延迟器。除频器接收时脉信号，并针对时脉信号进行除频以产生除频时脉信号。N个延迟器相互串接，其中串接在第一级的延迟器接收除频时脉信号，串接在第i级的延迟器接收第i-1级的延迟器的输出，i为大于2的正整数。延迟器依据时脉信号延迟所接收的信号并产生N个延迟输出信号，N为大于3的正整数。并且，时脉信号传送至各延迟器所需的传输时间均相等。
- 可配置零点的三阶单环增量总和调制器-201010271104.8
- 石春琦;张润曦;赖宗声;许帅;胡少坚;王勇;赵宇航;陈寿面 - 华东师范大学;上海集成电路研发中心有限公司
- 2010-08-31 - 2011-04-20 - H03K23/68
- 本发明公开了一种可配置零点的三阶单环增量总和调制器，它包括第一减法器、第一全加器、第一延迟单元、第二减法器、第二全加器、第二延迟单元、第三全加器、第三延迟单元、第四全加器、量化单元、数据输入端、延迟单元的时钟控制信号、数据输出端、第一比例系数、第二比例系数、第三比例系数、第四比例系数及第五比例系数。通过调节零点的位置，可以实现对特定频率偏移位置出的噪声抑制，改善系统的噪声的特性。同时，所设计的增量总和调制器的输出位宽窄，具有良好的噪声特性，可以满足大多数频率综合器的性能指标要求。
- 一种基于FPGA实现的分数分频方法以及分数分频器-200910108891.1
- 李永利;凡峻;张科孟 - 深圳市英威腾电气股份有限公司
- 2009-08-11 - 2011-03-30 - H03K23/68
- 本发明提供一种基于FPGA实现的分数分频方法以及分数分频器，所述分数分频器包括频率值确定单元，误差初始化单元，误差判定单元，误差更新单元，时钟产生单元；其中，输入时钟到频率值确定单元后，频率值确定单元经过对输入时钟的分析，确定出输入时钟的频率，根据需要分频得到的时钟频率值f2确定输入时钟的频率值f1，f1和f2，初始化后的误差进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。在下一个输入时钟周期进行误差的更新，误差更新之后，进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。该分数分频器结构简单、噪声小、占空比均匀、时钟相位抖动小、占用FPGA资源量少。
- 一种实现多相位时钟分数分频的装置-201020148179.2
- 梁可 - 中兴通讯股份有限公司
- 2010-03-17 - 2010-12-01 - H03K23/68
- 本实用新型公开了一种实现多相位时钟分数分频的装置，涉及数模混合芯片中的分频器。本实用新型公开的装置包括累加器、触变电路和沿检测单元，其中：沿检测单元包括n个并行的沿检测电路和一个或门，每个沿检测电路根据累加器产生的使能信号对输入的两个时钟信号的沿进行检测，产生控制信号PROG，各沿检测电路输出的控制信号PROG经过或门后产生控制信号PROG_OR，控制信号PROG_OR作为时序控制信号输入到累加器，同时控制信号PROG_OR作为触发信号输入到触变电路。采用本实用新型技术方案，可以对高频时钟信号进行某些特定分频比的分数分频，而且本实用新型技术方案实现起来比较简单。
- 三阶四比特误差反馈型增量总和调制器硬件模型-201010181955.3
- 许帅;石春琦;张润曦;何伟;马聪;陈磊;赖宗声 - 华东师范大学
- 2010-05-25 - 2010-09-22 - H03K23/68
- 本发明公开了一种三阶四比特误差反馈型增量总和调制器硬件模型，该模型主要由三个26位全加器，一个23位全加器，一个4位D触发器，两个22位D触发器，一个26位D触发器，一个24位反相器构成。通过对输入数据相加、延迟、反相操作，得到输出数据；输出数据是在-3到+3范围内的随机数，其平均值与输入等效小数相等。本发明结构简单，通用性强，22位位宽输入，4位位宽输出，可满足各种小数分频频率综合器需要。
- 基于FPGA的任意数值分频器实现方法-201010003266.3
- 周殿凤 - 盐城师范学院
- 2010-01-08 - 2010-07-28 - H03K23/68
- 本发明属于电子设计自动化(EDA)领域，具体涉及通过FPGA芯片和VHDL编程语言实现任意数值分频器的一种方法。本发明的目的是这样实现的：以FPGA芯片为核心，加上矩阵键盘，成功设计出任意数值分频器；矩阵键盘用于分频系数和占空比的输入；FPGA芯片完成整数分频、小数分频和分数分频的设计与选择。由于采用上述技术方案，本发明所具有的优点和积极效果是：开发周期短、开发成本低、针对的分频需求多种多样，适合于解决不同的分频问题；整个设计只用了225个LE，大部分低廉的CPLD或者FPGA都可以实现；既可以实现整数分频，也可以实现小数分频和分数分频；不仅分频系数可以调节，占空比也可以调整。
- 分频器、分频方法及使用该分频器的锁相环路-200910137874.0
- 高宏鑫;杨孟达;赵冠华;徐哲祥 - 联发科技股份有限公司
- 2009-05-05 - 2009-11-11 - H03K23/68
- 本发明提供一种分频器、分频方法及使用该分频器的锁相环路，所述分频器包括一相位选择器及一可调整式延迟电路。相位选择器是接收多个时钟信号，并依据该些时钟信号中至少一个时钟信号的相位特性输出一中间信号。可调整式延迟电路是接收中间信号，并通过延迟中间信号来产生一输出信号。本发明的分频器可以减少抖动及功率消耗。
- 一种应用于分数分频频率合成器的脉冲吞计数器-200910050627.7
- 卢磊;闵昊;唐长文 - 复旦大学
- 2009-05-05 - 2009-10-14 - H03K23/68
- 本发明提供一种应用于分数分频频率合成器的脉冲吞计数器，该可编程脉冲吞计数器包含一个可编程程序计数器和一个可编程吞计数器；与之相配合的双模N/N+1预分频器的N为2的自然数次幂，规定可编程程序计数器的计数设定值P≥N、可编程吞计数器的计数设定值S为0～N-1之间；可编程脉冲吞计数器和双模N/N+1预分频器配合可实现从4到无穷大的分频比范围。本发明将采用脉冲吞计数器的分频器的分频比范围拓展为4到无穷大，既实现了超宽的分频比范围，又能正确解码Δ∑调制器的输出，适用于宽频带分数分频频率合成器中，满足了例如电视调谐器、多模多频无线通信等应用的需求。
- 专利分类
