[发明专利]一种纯数字电路小数分频系统和分频方法有效
| 申请号： | 202010255745.8 | 申请日： | 2020-04-02 |
| 公开（公告）号： | CN111510129B | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | 谢文平 | 申请（专利权）人： | 云知声智能科技股份有限公司;厦门云知芯智能科技有限公司 |
| 主分类号： | H03K23/64 | 分类号： | H03K23/64 |
| 代理公司： | 北京冠和权律师事务所 11399 | 代理人： | 张楠楠 |
| 地址： | 100000 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种纯数字电路小数分频系统和分频方法，所述系统包括整数分频系统和小数分频调节系统；其中，所述整数分频系统的第一输入端与芯片系统的配置寄存器相连，并且所述整数分频系统和小数分频调节系统之间进行电气连接；所述小数分频调节系统的第二输入端与芯片系统的配置寄存器相连；所述小数分频调节系统采用64进制，当小数分频调节系统产生进位时，调准整数分频系统的分频值。所述分频方法包括上述分频电路的分频过程。 | ||
| 搜索关键词： | 一种 数字电路 小数 分频 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于云知声智能科技股份有限公司;厦门云知芯智能科技有限公司，未经云知声智能科技股份有限公司;厦门云知芯智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010255745.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 小数分频系统、方法及芯片-202310352921.3
- 张坤;何学文;张桐 - 苏州萨沙迈半导体有限公司;上海萨沙迈半导体有限公司;天津智芯半导体科技有限公司;合肥智芯半导体有限公司
- 2023-04-04 - 2023-06-23 - H03K23/64
- 本发明公开了一种小数分频系统、方法及芯片，其中，小数分频系统包括时钟分频控制模块、小数计数模块、整数计数时钟生成模块和整数计数模块，其中，时钟分频控制模块被配置为提供预设周期数、预设小数分频值和预设整数分频值；小数计数模块被配置为根据预设周期数配置小数计数起始值，并在检测到整数计数模块的触发信号时进行小数计数值减1计数；整数计数时钟生成模块被配置为根据小数计数值和预设小数分频值生成屏蔽窗口信号，并在预设分频时间内利用屏蔽窗口信号对源时钟进行屏蔽，以生成整数计数时钟；整数计数模块被配置为在检测到整数计数时钟的上升沿时进行整数计数值加1计数，并在整数计数值达到预设整数分频值时，输出最终分频时钟。
- 一种纯数字电路小数分频系统和分频方法-202010255745.8
- 谢文平 - 云知声智能科技股份有限公司;厦门云知芯智能科技有限公司
- 2020-04-02 - 2023-05-26 - H03K23/64
- 本发明提出了一种纯数字电路小数分频系统和分频方法，所述系统包括整数分频系统和小数分频调节系统；其中，所述整数分频系统的第一输入端与芯片系统的配置寄存器相连，并且所述整数分频系统和小数分频调节系统之间进行电气连接；所述小数分频调节系统的第二输入端与芯片系统的配置寄存器相连；所述小数分频调节系统采用64进制，当小数分频调节系统产生进位时，调准整数分频系统的分频值。所述分频方法包括上述分频电路的分频过程。
- 50％占空比正交输入正交输出(QIQO)3分频电路-201980000766.0
- 陈达夫 - 香港应用科技研究院有限公司
- 2019-04-25 - 2023-05-02 - H03K23/64
- 正交输入、正交输出(QIQO)时钟分频器除以一个奇数除数，例如3。IQ输入时钟具有同相和正交差分信号。动态逻辑的四个级被布置成一个循环，每级输出是四个有90度相位分隔的IQ输出信号之一。每级输出驱动下一级的p沟道充电晶体管和n沟道放电晶体管的栅极。两个p沟道充电逻辑晶体管串联在下一级输出和p沟道充电晶体管之间，两个n沟道评估晶体管串联在下一级输出和n沟道放电晶体管之间。不同对的四个IQ输入时钟信号被施加到它们的栅极。当前一级输出为低时，该级输出被充电。当前一级输出为高时，该级输出放电时间由IQ信号确定。
- 半分频电路及方法-202110704005.2
- 郑思俊;吴召雷;范方平;王永辉 - 成都纳能微电子有限公司
- 2021-06-24 - 2023-02-28 - H03K23/64
- 本申请公开一种半分频电路及方法，包括：双模分频模块，其用于基于选择信号对第一时钟信号进行N分频或N+1分频得到第一分频信号；其中，N为大于0的整数；二分频模块，其用于对第一分频信号进行二分频得到选择信号；延时模块，其用于响应第二时钟信号对第一分频信号延迟第一时钟信号的半个时钟周期得到第二分频信号，其中，第二时钟信号为第一时钟信号的差分时钟；选择模块，其用于基于选择信号选择性输出第一分频信号或第二分频信号。它采用模拟电路设计方式，利用差分时钟和简化的电路结构，在超高频率下，能实现精准的半分频。
- 小数分频方法、系统及芯片-202111407381.1
- 董长征;胡毅;甘杰;侯佳力;汪宇怀;陈钰哲 - 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国网浙江省电力有限公司;国家电网有限公司
- 2021-11-24 - 2022-04-08 - H03K23/64
- 本发明实施例提供一种小数分频方法、系统及芯片，属于分频技术领域，解决了现有技术中分频时钟的间隔分布不够均匀以及无效功耗的问题。所述系统包括：整数分频计数器用于向小数分频计数器提供整数计数溢出信号；小数分频计数器用于当接收到整数计数溢出信号时，开始进行计数，并向分频调节器提供小数计数值；分频配置模块用于向分频调节器提供小数分频模式与小数分频配置值；分频调节器用于根据小数分频模式、小数分频配置值以及小数计数值，得到调节位指示信号，并将其提供至整数分频计数器；整数分频计数器用于根据调节位指示信号，确定下一次的分频值，并输出分频后的时钟。本发明实施例适用于纯数字电路的小数分频过程中。
- 基于开关电容的时钟分频器、微控制器和锁相环电路-202110503032.3
- 邱子晨;孟豪;吴忠洁 - 上海灵动微电子股份有限公司
- 2021-05-10 - 2021-08-03 - H03K23/64
- 本申请涉及集成电路技术领域，提供了基于开关电容的时钟分频器，包括：第一至第五开关、第一和电容、比较器，第二电容容值大于第一电容。第一电容的一端耦合到第一开关的一端和第三开关的一端，第一开关的另一端与电源耦合，第一电容的另一端耦合到第二开关的一端和第四开关的一端；第二电容的一端耦合到第二开关的另一端、第五开关的一端和比较器的第一输入端，比较器的第二输入端与参考电压耦合，第三至第五开关的另一端与地端耦合；第一开关和第二开关通过第一时钟信号控制，第三开关和第四开关通过第二时钟信号控制，第一与第二时钟信号是一对反相时钟信号；通过比较器的输出信号控制第五开关的状态。本申请可以实现任意系数的分频。
- 数字周期分频器-201580005048.4
- 约瑟夫·朱利谢尔;凯文·基尔策;科伯思·范伊登 - 密克罗奇普技术公司
- 2015-01-29 - 2019-03-01 - H03K23/64
- 本发明揭示一种系统，所述系统可具有：数字周期分频器，其产生与由旋转输入信号界定的角度成比例的输出信号；及间隔测量单元，其确定由所述输入输出信号的后续脉冲界定的间隔的间隔时间。在一种增强中，所述系统还可具有遗漏脉冲检测器，其可操作以比较当前间隔与参数，以确定脉冲是否在所述输入信号中遗漏。
- 可变分频器-201680083289.5
- 柳原裕贵;堤恒次 - 三菱电机株式会社
- 2016-03-16 - 2018-11-16 - H03K23/64
- 设定数据输出电路(3)构成为与从第1分频器组(1)的多个双模分频器(1‑1、1‑2)中的、被从复位电路(6)输出无效的复位信号的双模分频器中末级的双模分频器输出的分频信号同步地，更新设定数据。由此，在与分频动作相关的有效的双模分频器中，最后级的双模分频器的分频比为3分频时，即便被赋予了减少与分频动作相关的有效的双模分频器的个数的分频比设定数据，也能够实现正常的分频动作。
- 一种24进制减法计数电路及芯片-201720834825.2
- 蔡荣怀;曹进伟;吴小平;乔世成;陈孟邦;黄国华 - 宗仁科技（平潭）有限公司
- 2017-07-11 - 2018-01-23 - H03K23/64
- 本实用新型适用于集成电路技术领域，提供了一种24进制减法计数电路及芯片。本实用新型中，24进制减法计数电路通过采用成本较低的反相模块和分频计数模块代替微控制器，对输入的脉冲信号进行反相并生成反相脉冲信号，并根据脉冲信号和反相脉冲信号执行从数值23至数值0的循环减计数，并输出相应的二进制编码的减计数结果。该24进制减法计数电路通过反相模块和分频计数模块实现，成本低。
- 一种24进制减法计数电路及芯片-201710561294.9
- 蔡荣怀;曹进伟;吴小平;乔世成;陈孟邦;黄国华 - 宗仁科技（平潭）有限公司
- 2017-07-11 - 2017-10-24 - H03K23/64
- 本发明适用于集成电路技术领域，提供了一种24进制减法计数电路及芯片。本发明中，24进制减法计数电路通过采用成本较低的反相模块和分频计数模块代替微控制器，对输入的脉冲信号进行反相并生成反相脉冲信号，并根据脉冲信号和反相脉冲信号执行从数值23至数值0的循环减计数，并输出相应的二进制编码的减计数结果。该24进制减法计数电路通过反相模块和分频计数模块实现，成本低。
- 6-18GHz超宽带四分频器-201521058029.1
- 张君;韩琳;欧阳建伟;杨广举;侯有江 - 南京才华科技集团有限公司
- 2015-12-18 - 2016-06-01 - H03K23/64
- 一种6-18GHz超宽带四分频器，其包括屏蔽盒体和盒体内的基板，基板上载有微波电路；微波电路包括MMIC四分频芯片、LTCC低通滤波器和电压转换模块；屏蔽盒体两端分别设有输入接口（IN）、输出接口（OUT）和直流偏置接口（VDD）；射频信号从输入接口输入，经四分频器分频后，再经过低通滤波器滤除谐杂波后，经输出接口输出。本实用新型在较高集成度的基础上实现超宽带、小型化、高稳定度的四分频组件，调试简单，能有效地满足微波电子系统的要求。
- 一种时钟分频电路、时钟生成网络及芯片-201320013211.X
- 张莹;郝晓东 - 大唐微电子技术有限公司
- 2013-01-10 - 2013-09-18 - H03K23/64
- 本实用新型公开了一种时钟分频电路、时钟生成网络及芯片，包括：滤波电路、分频电路和分频时钟输出选择电路，滤波电路和分频电路均与分频时钟输出选择电路连接，其中：滤波电路包含外部时钟输入端和外部时钟输出端，外部时钟输入端与外部时钟源连接，外部时钟输出端与分频时钟输出选择电路连接；分频电路包含内部时钟输入端、分频数选择输入端、1.5分频时钟输出端、3分频时钟输出端和第三分频时钟输出端，内部时钟输入端与32M时钟源连接，1.5分频时钟输出端、3分频时钟输出端和第三分频时钟输出端分别与分频时钟输出选择电路连接；分频时钟输出选择电路包含分频数选择输入端、系统时钟输出端以及加解密时钟输出端。
- 小数分频系统-201310073355.9
- 荣蓉;许刚 - 上海山景集成电路股份有限公司
- 2013-03-07 - 2013-06-26 - H03K23/64
- 本发明提供一种小数分频系统。该小数分频系统至少包括：基于预设的分频比变化率及分频比的小数部分来产生相应的数字序列的序列产生电路；基于序列产生电路输出的数字序列来输出包含2种控制信号的控制信号流的delta-sigma调制器；基于delta-sigma调制器输出的控制信号流的当前控制信号由预定的各分频比中确定一种作为当前分频比的分频比控制电路；基于所确定的当前分频比来对待分频的频率信号进行当前分频的分频器；其中，在预定数量个待分频的频率信号的周期时间，输出的2种控制信号的个数比基于分频比的小数部分来确定。本发明采用全数字方案，利用数字技术改善相位噪声，具有结构简单、成本低、频率分辨率高等优点。
- 基于线性反馈移位寄存器的N比特计数器及控制方法-201310033621.5
- 吴金;杨俊浩;郑丽霞;包生辉;刘钊;周长梅;孙伟锋 - 东南大学
- 2013-01-29 - 2013-06-05 - H03K23/64
- 本发明涉及基于线性反馈移位寄存器的N比特计数器及控制方法，其中，N比特计数器包括线性反馈移位寄存器计数模块、以及与线性反馈移位寄存器计数模块相连接的反馈回路控制模块；其中，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；本发明中，时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式，有效解决了工作频率和电路面积之间的兼容，而且能够有效的实现了计数与传输的双工作模式，提高了实际工作中的效率。
- 基于单片机的可预置分频数的任意整数分频器-201310030442.6
- 王春阳;林俊杰;祝小蜜;吕绪浩;刘艺多 - 长春理工大学
- 2013-01-27 - 2013-06-05 - H03K23/64
- 本发明涉及一种基于单片机的可预置分频数的任意整数分频器，属于100进制以内的任意整数分频的分频器。单片机与奇偶分频电路转换继电器、分频数显示单元电连接，奇偶分频电路转换继电器与奇数分频电路、偶数分频电路电连接，单片机用于给奇数分频电路、偶数分频电路预置分频数。此分频器操作简单，采用键盘输入分频数，液晶显示分频数的方式，极大的方便了用户。
- 分频电路、以及具备该分频电路的PLL电路和半导体集成电路-201180039918.1
- 满仲健;田口滋也 - 夏普株式会社
- 2011-08-24 - 2013-04-24 - H03K23/64
- 本发明具备：可变分频器（2），按2种分频比来对周期信号（s5）进行分频并输出第1分频信号（c1）；计数器电路（3），输出第1分频信号（c1）的循环数的计数值（c2），且在复位后重新从初始值起开始计数；比较器（4），既将每当计数值（c2）与比较基准值（a）一致时就进行高低电平反转的脉冲信号（s1）作为第2分频信号来输出，又将脉冲信号（s1）作为分频比的切换信号来提供给可变分频器（2），还在每当计数值（c2）与比较基准值（a）一致时向计数器电路（3）输出复位信号（r）；控制电路（5），将比较基准值（a）提供给比较器（4）。
- 高速分频器及使用高速分频器的锁相环路-201180036257.7
- 卡西克·苏布拉杰;丹亚·K - 德州仪器公司
- 2011-08-09 - 2013-04-03 - H03K23/64
- 一种分频器(200)包括最低有效LS级(220)、多个经级联除法器级(230-1到230-N)及输出级(210)。所述LS级(220)接收输入信号(201)、程序位及第一模式信号，且产生第一经分频信号及输出模式信号。所述多个除法器级(230-1到230-N)中的每一者将紧邻的前一级的输出的频率除以由对应程序位及对应模式信号指定的值。所述多个除法器级中的第一除法器级(230-1)经耦合以接收所述第一经分频信号且产生所述第一模式信号。所述输出级(210)接收所述输出模式信号及控制信号，且在所述控制信号处于1逻辑电平的情况下通过将所述输出模式信号的频率除以2来产生输出信号(299)。否则，所述输出级在不分频的情况下转发所述输出模式信号。
- 高速双模16/17预分频器-200710020546.3
- 吴建辉;陈作添;戴学强;李红;张萌;茆邦琴 - 东南大学
- 2007-03-12 - 2007-09-19 - H03K23/64
- 高速双模16/17预分频器电路，属于高速频率合成器以及高频收发技术领域。该预分频器电路由三个正沿触发器、一个两输入或门、一个两输入与非门、一个三输入与非门和两个负沿触发器组成。其中，三个正沿触发器、两输入或门和两输入与非门构成的除4/5同步分频单元采用上升沿触发，两个负沿触发器构成的除4异步分频单元用下降沿触发，反馈控制逻辑单元采用三输入与非门。该预分频器电路消除了现有技术中，17分频时反馈路径对预分频器速度的影响，减少了反馈路径的延迟，从而避开产生反馈状态对同步4/5分频速度的影响，提高了预分频器的速度，解决了频率合成器的速度瓶颈问题，良好地实现预分频器的16/17的高速分频。
- 时钟生成电路及其方法-200510119427.4
- 塚本总一;松濑秀作;上田真 - 国际商业机器公司
- 2005-11-11 - 2006-06-21 - H03K23/64
- 本发明的目的是生成具有在第一分频时钟信号的频率fref/A和第二分频时钟信号的频率fref/(A+1)间的频率freq的输出时钟信号。时钟分频电路(12)有选择地生成分频时钟信号CLK1，CLK2。离散值校正电路(14)控制时钟分频电路(12)，以便如果C＜D，将生成时钟信号CLK2一次和时钟信号CLK1(Q－1)次的过程重复C次，然后，生成时钟信号CLK1 R次，以及如果C＞D，将生成时钟信号CLK1一次和时钟信号CLK2(Q－1)次的过程重复D次，然后生成时钟信号CLK2 R次。A，B和C是满足freq＝fref/(A+C/B)的自然数。在D＝B－C中，如果C＜D，Q是B/C的商，或如果C＞D，Q是B/D的商。
- 专利分类
