[发明专利]一种模块化分频单元及分频器有效
| 申请号： | 200710121081.0 | 申请日： | 2007-08-29 |
| 公开（公告）号： | CN101378258A | 公开（公告）日： | 2009-03-04 |
| 发明（设计）人： | 杨海钢;董方源 | 申请（专利权）人： | 中国科学院电子学研究所 |
| 主分类号： | H03K21/10 | 分类号： | H03K21/10 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 梁爱荣 |
| 地址： | 100080北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种模块化分频单元及可编程分频器。模块化分频单元包括3个级联的具有置位/复位端的D触发器、多路开关、接收分频比控制输入的逻辑门，以及输出模式状态信号的逻辑门。分频器具有：待分频信号输入端，用于接收待分频周期性信号；分频输出端，用于输出经过分频的信号；N个分频比控制端，用于选择所述分频器的分频比。本发明的分频单元具有模块化特点，便于级联成分频器。当需要扩展分频器的分频比范围时，只需在原分频器后级联所需数量的分频单元而不用重新设计其他控制电路。 | ||
| 搜索关键词： | 一种 模块化 分频 单元 分频器 | ||
【主权项】：
1.一种模块化分频单元，其特征在于：第一D触发器、第二D触发器、第三D触发器、第一逻辑门、第二逻辑门，以及多路开关，其中：第一D触发器的正相输出连接到第二D触发器的数据输入端；第二D触发器的正相输出连接到第三D触发器的数据输入端和多路开关的第0输入端；多路开关的第0输入端作为所述模块化分频单元的分频信号输出；第三D触发器的正相输出连接到所述多路开关的第1输入端和第一逻辑门的第一输入端；所述多路开关的输出连接到第一D触发器的数据输入端；第二逻辑门具有一分频比选择输入端和具有的一分频状态控制端，用于接收外部分频比选择输入信号和分频状态控制输入信号；第二逻辑门的输出端控制多路开关的控制端；第一逻辑门具有一分频状态控制端，用于接收分频状态控制输入信号；第一逻辑门具有一输出端，用于输出模式状态信号；第一D触发器、第二D触发器和第三D触发器的时钟输入端分别与具有一待分频的输入信号端连接，用于接收一待分频的输入信号；第一D触发器的置位端和第二D触发器与第三D触发器具有一上电复位端，用于接收上电复位信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所，未经中国科学院电子学研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710121081.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种三轮车方向把手万向节联动结构
- 下一篇：一种便于拆装的自行车
- 同类专利
- 一种高电平持续时间恒定的分频器电路和设备-202310074881.0
- 孙欣茁;王振伟;林长龙 - 龙芯中科技术股份有限公司
- 2023-01-13 - 2023-05-02 - H03K21/10
- 本发明提供一种高电平持续时间恒定的分频器电路和设备，涉及集成电路技术领域。依次连接的分频单元中第一分频单元的分频结构接收外部输入时钟信号，第一分频单元的控制结构产生的本级控制信号，对时钟信号进行分频得到第一分频单元的本级分频信号并传输至与第一分频单元相连的分频单元。接收外部输入的分频数状态位、前一级分频辅助标志位、前一级高电平信号，结合自身的本级分频信号，生成本级控制信号。本发明的分频器电路的高电平信号的高电平持续时间与时钟信号周期相等，由此控制分频信号的高电平持续时间，使得分频信号的高电平持续时间不因占空比变化而增大，也不因分频数变化而改变，而是始终与时钟信号周期相等，提高分频信号精准度。
- 信号增益值判断电路及相关方法-202011027200.8
- 王渝文;洪家华 - 茂达电子股份有限公司
- 2020-09-25 - 2022-03-15 - H03K21/10
- 本发明公开信号增益值判断电路及相关方法，信号增益值判断电路包括一数字比较器、一数字控制器以及一算术模块。一第一缓存器用来储存一预定计数值。一感测积分电路在一第一积分时间内，根据一第一感测信号产生一第一计数值。数字比较器用来比较第一计数值和预定计数值以产生一比较结果。数字控制器用来根据比较结果，产生用来指示一信号增益值的一控制信号以提供给感测积分电路的一信号放大器；其中信号放大器根据信号增益值来调整第一感测信号以产生一第二感测信号，使感测积分电路在一第二积分时间内产生对应于第二感测信号的一第二计数值。算术模块用来根据第二计数值及信号增益值，产生对应于第一感测信号的一输出计数值。
- 循环借用计数器-202010546459.7
- T.唐;V.P.拉马钱德拉 - 西部数据技术公司
- 2020-06-16 - 2021-09-10 - H03K21/10
- 本发明题为“循环借用计数器”。本文提供用于生成计数器信号的电路和系统。电路能够包括具有一系列触发器的移位寄存器。系列的触发器中的每个触发器能够耦接到时钟。该移位寄存器能够使用该移位寄存器的触发器的输出来生成借用时钟信号，并且该借用时钟信号的转变能够基于该移位寄存器的该触发器的位置前进多个时钟循环。该电路还能够包括具有多个N分频计数器和多个触发器的时钟分频器电路。N分频计数器能够耦接到该移位寄存器的触发器，并且该时钟分频器电路的触发器能够耦接到该N分频计数器中的一个N分频计数器并且耦接到该时钟。
- 一种计数器-202023054776.1
- 张建宏 - 西安宏泰时频技术有限公司
- 2020-12-17 - 2021-07-13 - H03K21/10
- 本实用新型提供了一种计数器包括多条回路、FPGA测量模块、ARM计算模块，每条回路分别包括过载耦合模块、比较模块、分频模块，所述过载耦合模块、比较模块、分频模块依次串联，通过在输入端设置多条回路，可以同时对多路信号上升/下降沿进行计数测量，还可以测量多路信号间的时差，解决了传统计数器只能测量单路信号脉冲上升/下降沿的问题。
- 一种计数电路及其迟滞电压产生方法-201911222650.X
- 张识博 - 华润微集成电路（无锡）有限公司
- 2019-12-03 - 2021-06-04 - H03K21/10
- 本发明提供一种计数电路及其迟滞电压产生方法，所述计数电路包括：计数单元，用于根据一对状态相反的逻辑控制信号控制相应开关的打开或闭合，以基于第一电流和第二电流对相应并联电容进行充电或放电，从而产生一输出电压；并在开关切换瞬间，基于并联电容电荷守恒产生相应迟滞电压；逻辑输出单元，电连接于所述计数单元，用于将所述输出电压分别与第一参考电压和第二参考电压进行比较，通过对比较结果进行处理产生一对状态相反的逻辑控制信号，并在所述输出电压大于等于所述第一参考电压时产生计数信号。通过本发明所述计数电路及其迟滞电压产生方法，大大提高了计数电路的可靠性和抗干扰能力。
- 一种自动重装载定时器电路及单片机-202022182536.3
- 高有平 - 深圳市圣诺科技有限公司
- 2020-09-28 - 2021-04-23 - H03K21/10
- 本实用新型涉及定时器技术领域，具体提供了一种自动重装载定时器电路，包括系统时钟电路、第一
- 一种可约束范围的计数器-202021291122.8
- 李富华;吴庆;殷嘉琳;宋爱武 - 苏州大学
- 2020-07-04 - 2021-02-02 - H03K21/10
- 本实用新型提供一种可约束范围的计数器，包括：选择器、可逆计数器和约束范围电路，所述选择器与可逆计数器连接，可逆计数器与约束范围电路连接，约束范围电路与选择器连接；可逆计数器输出到约束范围电路，约束范围电路输出信号C和N到选择器，控制选择器输出信号IN或信号N到可逆计数器，使可逆计数器不超过约束范围电路设置的计数范围。
- 一种分频单元以及多模分频器-202010705884.6
- 黄耀;杨海玲;金毓奇;王亚宁;连夏梦 - 上海集成电路研发中心有限公司
- 2020-07-21 - 2020-10-27 - H03K21/10
- 本发明提供了一种分频单元以及多模分频器，所述分频单元包括第一锁存器、第二锁存器、第一触发器、第一与非门、第二与非门、第三与非门、第一反相器以及第二反相器；其中，所述第一锁存器具备正相输入端，用于接收分频输入信号，以及，当所述分频输入信号为低电平信号时，所述第一锁存器导通，所述第一锁存器的正相输出端开始输出所述第一锁存器的信号输入端所接收到的信号，并通过所述第一反相器输出，以形成进位输出信号。采用本发明所提供的分频单元所构成的多模分频器的分频正确性、分频效率均较高，且功耗较低、处理速度较快、延迟较小、结构简单、占用面积极小、可移植性较高。
- 一种步长可调的高精度模拟计数器电路及其测量方法-202010577229.7
- 朱思慧;徐跃 - 南京邮电大学
- 2020-06-23 - 2020-10-13 - H03K21/10
- 本发明公开了一种步长可调的高精度模拟计数器电路，属于单光子探测技术领域，其中包括逻辑控制单元、计数单元、电压保持单元以及读出单元；逻辑控制单元的输出端与计数单元的输入端相连，计数单元的输出端与电压保持单元的输入端相连，电压保持单元的输出端与读出单元的输入端相连；本发明还公开了其测量方法，通过逻辑控制单元产生有效光子计数信号input使能计数单元工作，并通过外接参考电压Vref来控制计数单元的计数范围，能够可靠的实现7位、8位、9位的分辨率；电路结构简单，电路面积小，有利于增大电路密度和集成度；电路输出摆幅大，能够实现高分辨率，增强成像的可靠性；此外，该计数器具备良好的线性度与保持性能。
- 四模预分频器的控制方法及应用该方法的四模预分频器-202010379104.3
- 邓金鸣;陈熙 - 上海磐启微电子有限公司
- 2020-05-07 - 2020-07-31 - H03K21/10
- 本发明涉及集成电路技术领域，尤其涉及四模预分频器的控制方法及应用该方法的四模预分频器，控制方法包括：步骤S1，四模预分频器对一分频值进行分解，分别得到第一计数器、第二计数器以及第三计数器对应的计数值；步骤S2，四模预分频器将第一计数器对应的计数值与第二计数器对应的计数值进行比较，并根据比较结果控制多个计数器和多个分频器的工作状态。本发明技术方案的有益效果在于：本发明提供一种四模预分频器，包含四个不同的预设分频值，降低了最小分频值的下限，使得分频范围更大，使得预分频器能够适用于要求量化误差小的场景。
- 用于快速存储器访问控制的装置-201821440135.X
- S·齐霍尼;T·卡纳尔;N·K·杨杜鲁 - 综合器件技术公司
- 2018-09-04 - 2019-07-23 - H03K21/10
- 本公开涉及用于快速存储器访问控制的装置。一种装置包括切换电路和多个寄存器。切换电路可以被配置为响应于使能信号而生成多个控制信号。在使能信号处于传送状态的时候，一次一个控制信号可以是活动的。寄存器可以被配置为(i)缓冲从存储器接收的多个设置值，以及(ii)在对应的控制信号活动的时候，将来自寄存器的子组的设置值呈现给多个收发器电路。设置值可以包括用在收发器电路中以将射频波束转向的多个相位值和多个增益值。每个收发器信道可以在对应的控制信号变为活动之后的预定时间内更新来自寄存器的设置值。
- 高速可编程时钟分频器-201680053366.2
- N·阿格拉瓦尔;S·穆罕默德;李哲圭 - 高通股份有限公司
- 2016-08-10 - 2019-05-31 - H03K21/10
- 用于以可编程分频比(N)对输入时钟信号(CLKin)进行分频的系统和方法可以产生输出时钟信号(CLKdiv)，其中从输入时钟信号到输出时钟信号的延迟独立于分频比(N)的值，并且输出时钟信号的占空比为50％，这个50％的占空比独立于分频比的值。示例可编程时钟分频器(45)包括产生对分频比的模进行计数的计数信号(Count)的模N计数器(220)、以及产生公共半速率时钟信号(HRCLKcom)、偶数半速率时钟信号(HRCLKeven)和奇数半速率时钟信号(HRCLKodd)的半速率时钟信号发生器(230)，这些半速率时钟信号以输出时钟信号的速率的一半(CLKdiv的1/2)进行反转。公共半速率时钟信号、偶数半速率时钟信号和奇数半速率时钟信号被组合以产生输出时钟信号。
- 对相位和增益的快速存储器访问控制-201811023767.0
- S·齐霍尼;T·卡纳尔;N·K·杨杜鲁 - 综合器件技术公司
- 2018-09-04 - 2019-03-26 - H03K21/10
- 本公开涉及对相位和增益的快速存储器访问控制。一种装置包括切换电路和多个寄存器。切换电路可以被配置为响应于使能信号而生成多个控制信号。在使能信号处于传送状态的时候，一次一个控制信号可以是活动的。寄存器可以被配置为(i)缓冲从存储器接收的多个设置值，以及(ii)在对应的控制信号活动的时候，将来自寄存器的子组的设置值呈现给多个收发器电路。设置值可以包括用在收发器电路中以将射频波束转向的多个相位值和多个增益值。每个收发器信道可以在对应的控制信号变为活动之后的预定时间内更新来自寄存器的设置值。
- 计数器-201410421707.X
- 谢宗贤 - 新唐科技股份有限公司
- 2014-08-25 - 2017-12-15 - H03K21/10
- 本发明实施例提供了一种计数器，该计数器包括一状态决定单元及一计数重置单元。状态决定单元接收当前的计数值以计算计数器的下一个的计数值。计数重置单元比较一重置计数值及一延迟周期值决定使用一第一比较器或一第二比较器，且比较重置计数值及当下的计数值以输出一计数重置信号至状态决定单元以重置计数值，其中第一比较器的位数小于第二比较器。
- 一种基于CPLD的数字技术实验系统脉冲信号产生模块-201620489608.X
- 王用鑫 - 重庆电子工程职业学院
- 2016-05-16 - 2016-11-30 - H03K21/10
- 本实用新型公开了一种基于CPLD的数字技术实验系统脉冲信号产生模块，包括CPLD控制器；CPLD控制器包括单次脉冲产生模块、二分频信号产生单元、十分频信号产生单元和数据选择器单元；单次脉冲产生模块主要由RS触发器构成；二分频信号产生单元包括第一D触发器、第二D触发器和第三D触发器；十分频信号产生单元包括N个十进制计数器；其中N为大于3的自然数；十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接。本实用新型具有使用器件数量少、电路结构简单、价格低廉并且有利于数字技术实验系统设备检修的优点。
- 分频器电路-201210305614.1
- 刘辉;傅璟军;胡文阁 - 比亚迪股份有限公司
- 2012-08-24 - 2014-03-12 - H03K21/10
- 发明提出一种分频器电路，包括：N个触发器，第i个触发器的输出端与第i+1个触发器的输入端相连，其中，1≤i≤N，N为大于等于1的正整数；N组开关，每组开关包括第一开关和第二开关；控制器，控制器的输出端与第一个触发器的输入端相连，控制器的输入端分别与N组开关中的第二开关的另一端、偶数组开关的第一开关的另一端相连、奇数组开关的第一开关的另一端相连，控制器用于在第一模式下根据输入的分频参数对第二开关进行选择控制导通和关断，并在第二模式下根据输入的分频参数对第一开关进行选择控制导通和关断。该分频器电路可以实现任意正整数分频的功能，并且电路结构简单，规模小。
- 低噪声四模分频器-201120473981.3
- 刘扬;应峰;何德军;周之栩;牟陟 - 苏州思瑞浦微电子科技有限公司
- 2011-11-24 - 2012-08-29 - H03K21/10
- 本实用新型揭示了一种低噪声四模分频器，基于由多个主从触发器顺次相连而成的单模任意数分频器构成，奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出；偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q作为输出；所述四模分频器中，每一模分频器具有一个逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。本实用新型技术方案的应用，能够利用低成本、简单的电路满足各种分频，并达到50%占空比的要求，且切实消除了抖动积累，为串并转换电路的正常运行提供了有效的解决方案。
- 一种支持IP模块动态频率变换的装置-201210055233.2
- 葛海通;王荣华;杨军;孟建熠 - 杭州中天微系统有限公司
- 2012-03-05 - 2012-07-25 - H03K21/10
- 一种支持IP模块动态频率变换的装置，包括时钟分频器，用于接收基准时钟，并产生多组不同时钟分频比的时钟信号和时钟使能信号；IP模块总线接口，用于IP模块与总线的通信，所述IP模块总线接口与总线通讯连接，时钟变频器，用于根据当前的分频比信号产生当前的IP时钟使能信号，IP时钟使能信号以及系统时钟信号；所述的时钟分频器的输出端与所述时钟变频器的输入端连接，所述时钟变频器的输出端与所述IP模块总线接口、总线连接。本发明能降低功耗、缩短频率变化时间。
- 一种1/2周期测频系统及方法-201110387420.6
- 严结实;卢鑫;刘飞;王春晖 - 中国西电电气股份有限公司
- 2011-11-29 - 2012-06-13 - H03K21/10
- 本发明提供了一种1/2周期测频系统及方法，测频系统包括根据可编程器件的外在时钟，经过倍频/分频产生闸门信号的基波发生模块，根据闸门信号的正半周对高频脉冲信号进行计数的高频脉冲计数模块，根据读取命令依次将各个周期内的高频脉冲数信号发送出去的控制处理模块；测频时，首先基波发生模块根据可编程器的外在时钟，经过倍频/分频产生闸门信号；接着，高频脉冲信号经过滤波处理进入高频脉冲计数模块，高频脉冲计数模块根据闸门信号的正半周对经滤波处理后的高频脉冲信号进行计数，依次得到各个不同周期内正半周的脉冲数，然后将该脉冲数发送给控制处理模块；最后控制处理模块根据产生的读取命令依次将各个周期内的高频脉冲信号发送出去。
- 低噪声四模分频器-201110378672.2
- 刘扬;应峰;何德军;周之栩;牟陟 - 思瑞浦（苏州）微电子有限公司
- 2011-11-24 - 2012-03-28 - H03K21/10
- 本发明揭示了一种低噪声四模分频器，基于由多个主从触发器顺次相连而成的单模任意数分频器构成，奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出；偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q作为输出；所述四模分频器中，每一模分频器具有一个逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。本发明技术方案的应用，能够利用低成本、简单的电路满足各种分频，并达到50%占空比的要求，且切实消除了抖动积累，为串并转换电路的正常运行提供了有效的解决方案。
- 一种可配置任意整数半整数分频器装置及方法-201010581198.9
- 王祖强;邱晓光;董红蕾;王照君;徐辉 - 山东大学
- 2010-12-09 - 2011-05-11 - H03K21/10
- 一种可配置任意整数半整数分频器装置及方法，属数字分频技术领域，装置包括模式选择及输出部分、配置数据锁存部分和分频计数部分，其特征在于模式选择及输出部分分别与配置数据锁存部分和分频计数部分相连接；其方法步骤为：1、开始；2、输入分频系数及模式选择信号；3、施加有效复位信号，锁存分频系数及模式选择信号；4、输入待分频信号，分频器工作，输出分频信号；5、判断是否要改变分频系数或者分频模式。本发明可实现任意整数或半整数的分频功能，在整数分频时可根据需求输出等占空比和不等占空比两种分频信号，分频器的分频系数和输出信号的占空比可以根据情况进行调节，从而提高分频器的灵活性，扩大其使用范围。
- 多模除法器重定时电路-200780028007.2
- C·纳拉通;苏文俊 - 高通股份有限公司
- 2007-07-24 - 2009-07-29 - H03K21/10
- 多模除法器(MMD)接收MMD输入信号并输出MMD输出信号SOUT。MMD包括模数除法器级(MDS)链。每个MDS接收输入信号，将该输入信号除以2或者除以3，并且输出结果作为输出信号。每个MDS对其自己的模数控制信号作出响应，该模数控制信号用于控制该MDS是除以2还是除以3。在一个实例中，时序逻辑元件输出SOUT。使用所述链中的开始的MDS级中的一个MDS级的低抖动模数控制信号来将时序逻辑元件置于第一状态。使用所述链的中间中的MDS级中的一个MDS级的输出信号来将时序逻辑元件置于第二状态。因为时序逻辑元件不以MMD输入信号的较高频率作为时钟进行定时，所以功率消耗较低。
- 一种高速动态伪随机计数装置-200910045201.2
- 孙海云;王峰;俞义华;袁小波 - 上海应用技术学院
- 2009-01-13 - 2009-07-22 - H03K21/10
- 本发明涉及一种高速动态伪随机计数装置，以伪随机序列的方式构造了数字电路中常用的计数器单元，计数值呈现强伪随机特征，并且运行效率高，具有运算速度与计数长度无关特点，电路实现简单，适合于CMOS工艺实现的独特优点。
- 一种模块化分频单元及分频器-200710121081.0
- 杨海钢;董方源 - 中国科学院电子学研究所
- 2007-08-29 - 2009-03-04 - H03K21/10
- 本发明公开了一种模块化分频单元及可编程分频器。模块化分频单元包括3个级联的具有置位/复位端的D触发器、多路开关、接收分频比控制输入的逻辑门，以及输出模式状态信号的逻辑门。分频器具有：待分频信号输入端，用于接收待分频周期性信号；分频输出端，用于输出经过分频的信号；N个分频比控制端，用于选择所述分频器的分频比。本发明的分频单元具有模块化特点，便于级联成分频器。当需要扩展分频器的分频比范围时，只需在原分频器后级联所需数量的分频单元而不用重新设计其他控制电路。
- 分频器-200710161515.X
- 刘先佑 - 威盛电子股份有限公司
- 2007-09-24 - 2008-02-20 - H03K21/10
- 一种分频器。二触发器组分别由输入时脉及反相输入时脉所触发，再由分频选择器选择触发器组的其中之一输出作为分频输出信号。二闩锁器分别由输入时脉及反相输入时脉所触发，再由一模数选择器选择二闩锁器的其中之一输出。模数逻辑门电路根据一模数控制信号以决定究竟是进行N分频或者(N+0.5)分频。分频逻辑门电路接收模数逻辑门电路的输出以及反相分频输出信号，用以在(N+0.5)分频模式下，于分频输出信号的每一周期内抑制输入时脉的半个周期，借此用以产生0.5分频效果。本发明所述的分频器，可用以进行整数N或非整数(N+0.5)分频，还可动态设定、改变分频的各种N值。
- 专利分类
