[发明专利]一种沟槽平面栅MOSFET器件及其制造方法有效

专利信息
申请号: 200910022272.0 申请日: 2009-04-29
公开(公告)号: CN101540338A 公开(公告)日: 2009-09-23
发明(设计)人: 王彩琳;孙丞 申请(专利权)人: 西安理工大学
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L29/423;H01L21/336
代理公司: 西安弘理专利事务所 代理人: 罗 笛
地址: 710048*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种沟槽平面栅MOSFET器件,包括在n+硅衬底层上面连接有n-外延层,n-外延层的上方设置有平面栅极G,平面栅极G的两侧的外延层上各设置有一个p基区,每个p基区内设置有n+源区,在表面处n+源区与p区短路形成源极S,其特征在于,在两个p基区之间,并且沿n-外延层上端中间部位开有沟槽,沟槽内部填充有多晶硅栅,该部分多晶硅栅与n-外延层之间填充有栅氧化层,该部分栅氧化层和多晶硅栅分别与n-外延层上方平面部分的栅氧化层和多晶硅栅连为一体。该沟槽平面栅MOSFET结构提高了器件的击穿电压,降低了导通电阻,且开关损耗保持不变;器件设计与制造的自由度增加。该沟槽平面栅MOSFET器件的制作工艺成本低,并与现有的VDMOS工艺完全兼容。
搜索关键词: 一种 沟槽 平面 mosfet 器件 及其 制造 方法
【主权项】:
1、一种沟槽平面栅MOSFET器件,包括作为漏极D的n+硅衬底层,在n+硅衬底层的上面连接有n-外延层,n-外延层的上方中间设置有平面栅极G,平面栅极G的两侧的n-外延层上各设置有一个p基区,每个p基区内设置有n+源区,在表面处n+源区与p区短路形成源极S,其特征在于,在两个p基区之间,并且沿n-外延层上端中间部位开有沟槽,沟槽内部填充有多晶硅栅,该部分多晶硅栅与n-外延层之间填充有栅氧化层,该部分栅氧化层和多晶硅栅分别与n-外延层上方平面部分的栅氧化层和多晶硅栅连为一体。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安理工大学,未经西安理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910022272.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top